专利名称：射频金属氧化物半导体器件及其制造方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种射频金属氧化物半导体器件及其制造方法。
背景技术：
硅基射频金属氧化物半导体器件现在已经被广泛被应用于无线通信领域。随着制造技术的不断进步，器件尺寸越来越小，对器件阻抗匹配、高频增益及射频噪声系数等指标也提出了更高的要求。由于持续工作，器件不断老化，功能慢慢衰退，稳定性变差，增益及最小射频噪声系数等指标也会随着工作频率增高而变差。特别是现在的超宽带(Ultra-wide band)无线通信技术中需要很高的工作频率，工作在其中的射频器件性能衰退的现象越来越不能忽视。
现有技术中的射频金属氧化物半导体器件的如图1A所示，半导体衬底100上有复数个共用源极110和漏极120的晶体管器件，其中组成晶体管器件的源极110和漏极120交叉排布，在源极110和与其相邻的漏极120之间的衬底上形成有栅极130，栅极130的俯视图如图1B所示，多个栅极相互平行并通过金属线180相连。在图1A中，通过接触孔155中的金属导线，将源极110与第一金属层160相连，第二金属层170通过接触孔165中的金属与漏极120相连。沟槽140中填充有绝缘物质。现有技术中的这种半导体器件，其关键尺寸及栅极尺寸可以做到0.18um甚至更小，当其应用于高频电路中时，由于器件本身的寄生效应以及器件上层的互连金属中高频电流产生的交变磁场在器件中耦合产生的噪声电流，使得器件的最小射频噪声系数及增益变差。同时对器件的性能的检测也不得不采用复杂的互联抖动反嵌(de-embedding)程序，不但浪费时间也增加成本。
专利号为US7015545 B2的美国专利公开了一种射频晶体管器件能够减小器件本身寄生效应产生的噪声。如图2A所示，在衬底100上形成有复数个MOS管，其中120为漏极，源极110中间形成有隔离区111。在所述源极110和漏极120之间的衬底上形成有栅极130，所述栅极130如图2B所示平行分布，每两个栅极130被所述隔离区111隔离。如图2A所示，每个栅极130都有与其相应的源极110，每两个栅极130有一个公共的漏极120。所述源极110与漏极120分别通过其各自的接触孔与相应的金属层相连(这里没有画出)。所述射频晶体管器件应用于射频电路中，由于隔离区存使每一MOS器件的寄生电阻减小，使得该射频晶体管输出噪声减小，有较高的输出增益。但是，上层互连金属层中高频电流产生的交变磁场在MOS器件中耦合而产生的噪声仍然没有解除，该噪声仍然会降低器件的性能如增益、最低噪声系数等。对该器件的检测也需采用复杂的互连抖动反嵌程序。
发明内容
本发明提供一种射频金属氧化物半导体器件及其制造方法，本发明能够有效消除各互连层产生的电磁辐射对器件层产生噪声干扰。
本发明提供的射频金属氧化物半导体器件，包括半导体衬底；在所述半导体衬底上形成的器件层；和在所述器件层上形成的屏蔽层；以及在所述屏蔽层上形成的互连层。
所述器件层为复数栅射频金属氧化物半导体晶体管。
所述屏蔽层材料是铝或铜。
所述屏蔽层与器件层之间形成有绝缘层。
所述绝缘层材料是氧化硅。
所述屏蔽层接地。
所述复数栅射频金属氧化物半导体晶体管栅极相互平行排布。
所述绝缘层和屏蔽层中形成有连接孔。
所述复数栅金属氧化物半导体晶体管栅极之间的衬底上依次形成有源极和漏极。
所述复数栅射频金属氧化物半导体晶体管的栅氧厚度为1.0nm～4.0nm。
所述复数栅射频金属氧化物半导体晶体管栅极宽度为65nm～350nm。
所述器件层通过绝缘层和屏蔽层上的连接孔与互连层相连。
相应的，本发明提供一种射频金属氧化物半导体器件的制造方法，包括提供一半导体衬底；在所述半导体衬底上形成器件层；
在所述器件层上形成绝缘层；在所述绝缘层上形成屏蔽层；在所述屏蔽层和绝缘层上形成连接孔；在所述屏蔽层上形成互连层。
所述器件层为复数栅射频金属氧化物半导体晶体管。
所述屏蔽层材料是铝或铜。
所述绝缘层材料是氧化硅。
所述互连层通过连接孔与器件层电连接。
与现有技术相比，本发明具有以下优点本发明的射频金属氧化物半导体器件，在晶体管与互连层之间引入屏蔽层，能够有效的屏蔽互连层中的导线产生的电磁波对晶体管器件影响。本发明射频金属氧化物半导体器件在晶体管上形成有屏蔽层，工作在高频状态时，互连层中的交变电流产生的电磁辐射被接地的屏蔽层所屏蔽而不能传输到衬底上的晶体管中，从而保证了衬底上的晶体管不受互连金属层中的电磁辐射的干扰。同时，根据器件性能的需要，采用16或32等复数栅极结构，降低晶体管器件的寄生电阻。减小了由于器件本身产生的噪声。从而保证了半导体器件有较高的增益系数及较小的最小噪声指数(NFmin)。
本发明中引入的屏蔽层能够屏蔽掉互连层及外引线焊点(pad)处接触电阻产生的噪声的影响，不必采用互联抖动反嵌程序(de-embedding)也能够较准确的测试到器件的性能指标。
图1A和图2A为现有技术射频金属氧化物半导体器件剖面图；图1B和图2B分别为图1A和图2A所述射频金属氧化物半导体器件栅极俯视图；图3A为根据本发明实施例的射频金属氧化物半导体器件剖面图；图3B为根据本发明实施例的射频金属氧化物半导体器件俯视图；图4为现有技术射频金属氧化物半导体器件互连层产生磁场分布图；图5为本发明射频金属氧化物半导体器件产生磁场分布图；图6A及图6B是现有技术与本发明射频金属氧化物半导体器件有无互连抖动反嵌程序在不同工作频率时测到的最小噪声系数(NFmin)比较图。
图7～10为本发明实施例的射频金属氧化物半导体器件制造方法剖面图；具体实施方式
下面结合附图对本发明的具体实施方式
做详细的说明。
图3A和图3B为本发明第一实施例的射频金属氧化物半导体器件结构图。如图3A所示，在半导体衬底200上形成有复数栅射频金属氧化物半导体晶体管(MOSFET)。所述复数栅射频金属氧化物半导体晶体管源极210和漏极220依次排布。在源极210和漏极220之间的衬底上形成有栅极230，栅氧厚度为1.0nm～4.0nm，多晶硅厚度为200nm。栅极宽度为65～350nm，栅极个数为16个或32个，相互平行排布。采用复数栅结构可以减小栅极电阻，减小栅极沟道与源漏之间形成的寄生电阻，从而减小电流噪声。提高器件的增益系数。沟槽240中填充有绝缘物质。在所述栅极130上形成有绝缘层231，其可以是氧化硅等高介电常数材料。在所述绝缘层231中形成有连接孔用来连接源极210或漏极220与上层的互连层。在所述绝缘层上形成有屏蔽层235，所述屏蔽层材料可以是铝或铜，其形成方式可以采用电镀或沉积。若屏蔽层235采用易扩散的铜，可以在绝缘层上先形成一阻挡层，再沉积铜，从而可以防止铜在绝缘层23 1中的扩散而影响绝缘层的介电常数。在所述屏蔽层235上有连接孔，其位置与所述绝缘层231上的连接孔位置相对应。在工作时，屏蔽层235接地，作为屏障层屏蔽来自上层的互连层在高频时产生的电磁波。在所述屏蔽层235上形成有第一金属层260、第二金属层270、第三金属层280等互连层。当然，对于不同的器件或不同的互连方式，其上还可以有第四、第五等金属层。第一金属层260通过屏蔽层235和绝缘层231上的连接孔中的导线255与源极210相连，第二金属层270通过屏蔽层235和绝缘层231上的连接孔中的导线265与漏极220相连，第三金属层280通过金属235和绝缘层231上的连接孔中的导线275与栅极230相连。导线255，265和275均与所述屏蔽层235绝缘。图3B是本发明射频金属氧化物半导体器件俯视图。如图3B所示，屏蔽层235隔离其下面的晶体管器件与其上的互连层。栅极230用虚线表示其位于所述屏蔽层235下面。多个栅极230相互平行排布，通过275与第三金属层280连接。第三金属层280与外引线焊接点282相连。多个栅极并联有助于减小栅极电阻从而有助于降低半导体器件的寄生电阻产生的热噪声。多个栅极之间的间隔中依次形成有源极和漏极，并通过连接孔中的导线255和265连至上层第一金属层260和第二金属层270。第一金属层260和第二金属层270分别与外引线焊接块(pad)282和283相连。
本发明的射频金属氧化物半导体器件，在晶体管与互连层之间引入屏蔽层，能够有效的屏蔽互连层中的导线产生的电磁波对晶体管器件影响。图4为现有技术共面波导(Co-planar waveguide layout)射频金属氧化物半导体器件之金属层产生电磁辐射示意图。如图4所示，衬底200上有复数栅射频金属氧化物晶体管，其上有互连层201。射频金属氧化物半导体器件在工作时，互连层201中高频的交变电流会产生交变磁场，该磁场又产生交变电场，形成电磁辐射，所述电磁辐射在衬底形成的寄生电阻中产生噪声电流。该噪声电流影响器件的增益及最低噪声系数(NEminminimum noise figure)，使得器件输出的信号失真。另一方面，高频信号的能量通过电磁辐射的形式辐射除去并耦合在衬底上的晶体管器件中产生有害的噪声信号，损失的能量使得经过半导体器件后的射频功率下降，不利于信号的输入等后续处理。图5是本发明射频金属氧化物半导体器件之金属层产生电磁辐射示意图。如图5所示，半导体衬底200上的复数栅金属氧化物半导体晶体管上形成有屏蔽层235。所述屏蔽层235上有互连层201。所述本发明射频金属氧化物半导体器件工作在高频状态时，金属互联层201中的交变电流产生的电磁辐射被接地的屏蔽层235所屏蔽而不能传输到衬底上的晶体管中。从而保证了衬底上的晶体管不受互连金属层201中的电磁辐射的干扰。同时，根据器件性能的需要，采用16或32等复数栅极结构，降低晶体管器件的寄生电阻。减小了由于器件本身产生的噪声。从而保证了半导体器件有较高的增益系数及较小的最小噪声指数(NFmin)。
本发明射频金属氧化物半导体器件的结构可以屏蔽掉互连层电磁波(EM，electromagnetism)相互干扰而引起的噪声。在对本发明的射频金属氧化物场效应管测试时也会由于该屏蔽层235的存在而变得简单。现有技术的射频金属氧化物半导体器件由于没有屏蔽层。在对其进行功能测试时不得不设计复杂的互联抖动反嵌(de-embedding)步骤扣除所测试的射频金属氧化物半导体器件中的寄生电容寄生电阻及外引线焊接点(pad)处接触电阻的影响。本发明中引入的屏蔽金属层235能够屏蔽掉互连层及外引线焊点(pad)处接触电阻产生的噪声的影响，不必采用互联抖动反嵌程序(de-embedding)也能够较准确的测试到器件的性能指标。图6A、图6B是现有技术与本发明射频金属氧化物半导体器件有无互连抖动反嵌程序在不同工作频率时的最小噪声系数(NFmin)比较图，其中图6A是对16栅极的半导体器件测试结果，图6B是对32栅极的半导体器件测试结果，横轴表示频率(GHz)。纵轴表示最小噪声系数(db)。如图6A所示，▲表示现有技术射频金属氧化物半导体器件测到的NFmin，●表示本发明中的射频金属氧化物半导体器件的NEmin。△表示现有技术射频金属氧化物半导体器件加上选择性互联抖动反嵌(de-embedding)后测到的NFmin。结果显示16栅极的nMOSFETs，在10GHz的频率下，现有技术的射频金属氧化物半导体器件测量到的最低噪声值(NFmin)是2.16dB。本发明射频金属氧化物半导体器件由于加入了屏蔽层，测量到的最低噪声值(NFmin)只有1.05dB。该值几乎等于现有技术射频金属氧化物半导体器件加入互联抖动反嵌后测到的最低噪声值。图6B对32栅极的射频金属氧化物半导体器件做了同样的比较得出了同样的结论，即采用本发明的射频金属氧化物半导体器件不必采用互连抖动反嵌程序就能够准确测量器件的最小噪声系数。
本发明的第二实施例是在如2A的所示的晶体管上覆盖一层屏蔽层，并在所述屏蔽层上形成互连层。其作用与效果同第一实施例，这里不再重述。
推而广之，对于任何的射频金属氧化物半导体器件都可在其器件层上形成本发明所述的屏蔽层，其产生的作用与效果同第一实施例，都在本发明所保护的范围之内。
图7～10为本发明射频金属氧化物半导体器件制造方法实施例的剖面图。
如图7所示， 提供一半导体衬底200，在半导体衬底200上形成有复数栅射频金属氧化物半导体晶体管(MOSFET)。所述晶体管源极210和漏极220依次排布。在源极210和漏极220之间的衬底上形成有栅极230，栅氧厚度为1.0nm～4.0nm，多晶硅厚度为200nm。栅极宽度为65～350nm，栅极个数为16个或32个，相互平行排布。采用复数栅结构可以减小栅极电阻，减小栅极沟道与源漏之间形成的寄生电阻，从而减小电流噪声。提高器件的增益系数。沟槽240中填充有绝缘物质。
如图8所示，在所述栅极130上形成绝缘层231，其可以是氧化硅等高介电常数材料。形成的方法可以是化学气相沉积。在所述绝缘层231上形成屏蔽层235。所述屏蔽层235材料可以是铝或铜，其形成方式可以采用电镀或沉积。若屏蔽层235采用易扩散的铜，可以在绝缘层上先形成一阻挡层，再沉积铜，从而可以防止铜在绝缘层231中的扩散而影响绝缘层的介电常数。在工作时，屏蔽层235接地，作为屏障层屏蔽来自上层的互连层在高频时产生的电磁波。
如图9所示，在所述屏蔽层235上旋涂光致抗蚀剂(Photoresist)，通过曝光显影形成连接孔图案，然后刻蚀在所述屏蔽层235和绝缘层231上形成连接孔，连接孔用于连接器件层和互连层。
如图10所示，在所述屏蔽层235上依次形成第一金属层260、第二金属层270、第三金属层280等互连层。当然，对于不同的器件或不同的互连方式，其上还可以有第四、第五等金属层。第一金属层260通过屏蔽层235和绝缘层231上的连接孔中的导线255与源极210相连，第二金属层270通过屏蔽层235和绝缘层231上的连接孔中的导线265与漏极220相连，第三金属层280通过金属235和绝缘层231上的连接孔中的导线275与栅极230相连。导线255，265和275均与所述屏蔽层235绝缘。
对于任何的具有本发明所述屏蔽层的射频金属氧化物半导体器件，都可以通过本发明的制造方法获得，并产生本发明所述的作用与效果，都应在本发明的保护范围之内。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种射频金属氧化物半导体器件，其特征在于包括半导体衬底；在所述半导体衬底上形成的器件层；和在所述器件层上形成的屏蔽层；以及在所述屏蔽层上形成的互连层。
2.如权利要求1所述的射频金属氧化物半导体器件，其特征在于所述器件层为复数栅射频金属氧化物半导体晶体管。
3.如权利要求1所述的射频金属氧化物半导体器件，其特征在于所述屏蔽层材料是铝或铜。
4.如权利要求1所述的射频金属氧化物半导体器件，其特征在于所述屏蔽层与器件层之间形成有绝缘层。
5.如权利要求4所述的射频金属氧化物半导体器件，其特征在于所述绝缘层材料是氧化硅。
6.如权利要求1或3或4所述的射频金属氧化物半导体器件，其特征在于所述屏蔽层接地。
7.如权利要求2所述的射频金属氧化物半导体器件，其特征在于所述复数栅射频金属氧化物半导体晶体管栅极相互平行排布。
8.如权利要求3或4所述的射频金属氧化物半导体器件，其特征在于所述绝缘层和屏蔽层中形成有连接孔。
9.如权利要求2所述的射频金属氧化物半导体器件，其特征在于所述复数栅金属氧化物半导体晶体管栅极之间的衬底上依次形成有源极和漏极。
10.如权利要求2所述的射频金属氧化物半导体器件，其特征在于所述复数栅射频金属氧化物半导体晶体管的栅氧厚度为1.0nm～4.0nm。
11.如权利要求2所述的射频金属氧化物半导体器件，其特征在于所述复数栅射频金属氧化物半导体晶体管栅极宽度为65nm～350nm。
12.如权利要求1所述的射频金属氧化物半导体器件，其特征在于所述器件层通过绝缘层和屏蔽层上的连接孔与互连层相连。
13.一种射频金属氧化物半导体器件的制造方法，其特征在于包括提供一半导体衬底；在所述半导体衬底上形成器件层；在所述器件层上形成绝缘层；在所述绝缘层上形成屏蔽层；在所述屏蔽层和绝缘层上形成连接孔；在所述屏蔽层上形成互连层。
14.如权利要求13所述的射频金属氧化物半导体器件的制造方法，其特征在于所述器件层为复数栅射频金属氧化物半导体晶体管。
15.如权利要求13所述的射频金属氧化物半导体器件的制造方法，其特征在于所述屏蔽层材料是铝或铜。
16.如权利要求13所述的射频金属氧化物半导体器件的制造方法，其特征在于所述绝缘层材料是氧化硅。
17.如权利要求13所述的射频金属氧化物半导体器件的制造方法，其特征在于所述互连层通过连接孔与器件层电连接。
全文摘要
本发明公开了一种射频金属氧化物半导体器件及其制造方法，该器件包括半导体衬底；在所述半导体衬底上形成的器件层；和在所述器件层上形成的屏蔽层；以及在所述屏蔽层上形成的互连层。其制造方法为提供一半导体衬底；在所述半导体衬底上形成器件层；在所述器件层上形成绝缘层；在所述绝缘层上形成屏蔽层；在所述屏蔽层和绝缘层上形成连接孔；在所述屏蔽层上形成互连层。所述屏蔽层屏蔽互连层产生电磁辐射对晶体管的影响并使得对所述半导体器件的测试变得简单准确。
文档编号H01L23/552GK101093831SQ200610027810
公开日2007年12月26日 申请日期2006年6月19日 优先权日2006年6月19日
发明者廖金昌, 黄威森, 张莉菲 申请人:中芯国际集成电路制造(上海)有限公司