专利名称：半导体集成电路装置的制作方法
技术领域：
本发明涉及基于基板反馈偏置控制用的布线的半导体集成电路装置，特别是涉及使装置的可靠性及集成度提高的半导体集成电路装置。
背景技术：
近几年，对于半导体集成电路装置，削减消耗功率越来越重要。为了消耗功率的削减，降低电源电压受到重视。并且，为了在降低电源电压的情况下也能提高处理能力而对半导体集成电路装置的基板反馈偏置进行控制。此处，基板反馈偏置是向在晶体管的基板上形成了的阱施加的弱的反馈偏置电压。在晶体管动作时，在正向加上基板反馈偏置，使得晶体管的沟道中容易流过电流，使晶体管在低电压下动作，并且实现动作的高速化。另一方面，在晶体管停止时，不加正向的基板反馈偏置，减少电流的漏泄。
不过，基板反馈偏置是通过与通常的基板偏置控制用的布线分开配设的基板反馈偏置控制用的布线而被供给的。此处，对于现有半导体集成电路装置的偏置供给用的布线，用附图进行说明。图2是示意地表示现有例所涉及的半导体集成电路装置的偏置供给用的布线构造的(A)部分俯视图，及(B)Y-Y’间的部分放大剖视图。
半导体集成电路装置101是在P型的基板102内的深N阱103上面分别按带状形成P阱104及N阱105。在P阱104上面的层间绝缘膜108内沿着该P阱104延伸的方向形成基板偏置控制用GND布线112，在N阱105上面的层间绝缘膜108内沿着该N阱105延伸的方向形成基板偏置控制用VDD布线111。在基板偏置控制用VDD布线111及基板偏置控制用GND布线112上面的层间绝缘膜108上面，形成与该基板偏置控制用VDD布线111及该基板偏置控制用GND布线112立体交叉的基板反馈偏置控制用VDD布线113及基板反馈偏置控制用GND布线114。在基板偏置控制用VDD布线111和基板反馈偏置控制用VDD布线113立体交叉的部分的近旁的N阱105内形成N+扩散层107，在基板偏置控制用GND布线112和基板反馈偏置控制用GND布线114立体交叉的部分的近旁的P阱104内形成P+扩散层106。基板反馈偏置控制用VDD布线113通过通路接触件115而与N+扩散层107电连接，基板反馈偏置控制用GND布线114通过通路接触件116而与P+扩散层106电连接。在基板偏置控制用VDD布线111及基板偏置控制用GND布线112上面即基板反馈偏置控制用VDD布线113和基板反馈偏置控制用GND布线114间的层间绝缘膜108中形成与晶体管(未图示)电连接的信号线117。因为在基板反馈偏置控制用的布线113、114和信号线117之间电位差大，所以基板反馈偏置控制用的布线113、114和信号线117之间能确保给定的间隔。
专利文献1特开昭61-196617号公报发明内容然而，在基板偏置控制用VDD布线111及基板偏置控制用GND布线112上面形成基板反馈偏置控制用VDD布线113及基板反馈偏置控制用GND布线114的话，就必须加大通路接触件115、116的直径，因而在基板反馈偏置控制用VDD布线113和基板反馈偏置控制用GND布线114之间可形成的信号线117的条数就会减少，半导体集成电路装置101的集成度就会下降，这是存在的问题。另一方面，要提高半导体集成电路装置101的集成度的话，基板反馈偏置控制用的布线113、114和信号线117之间的TDDB(时效绝缘击穿)就容易产生，这也是存在的问题。特别是对于使用Cu进行细微加工而作为基板反馈偏置控制用的布线113、114和信号线117，使用Low-K膜作为层间绝缘膜108的情况增多的近几年的半导体集成电路装置，与TDDB等可靠性有关的问题更加显著。
本发明主要的课题是提高半导体集成电路装置的集成度、可靠性。
根据本发明的观点，提供一种具有基板反馈偏置控制用的布线的半导体集成电路装置，其特征在于，具备沿着基板内的第1阱配置的第1布线；沿着基板内的第2阱配置的第2布线；与上述第1布线及上述第2布线配置在同一层上，并且配置在与上述第1布线及上述第2布线交叉的方向，且与上述第1布线及上述第2布线电绝缘的第3布线；配置在上述第1布线和上述第3布线的布线方向交叉的部分的近旁的上述第1布线和上述第1阱之间，并且与上述第3布线通过通路而电连接，且由与栅极材料相同的材料组成的第1栅极材料布线；以及配置在上述第2布线和上述第3布线的布线方向交叉的部分的近旁的上述第2阱内，并且与上述第3布线通过通路而电连接，且含有比上述第2阱中的杂质浓度高的浓度的杂质的第1扩散层，把上述第1栅极材料布线及上述第1扩散层作为上述第3布线所涉及的(基板反馈偏置控制用的)布线路径来使用。
在本发明的上述半导体集成电路装置中，优选的是，具备与上述第1布线及上述第2布线配置在同一层上，并且配置在与上述第1布线及上述第2布线交叉的方向，与上述第1布线及上述第2布线电绝缘，且与上述第3布线留出给定的间隔而配置的第4布线；配置在上述第1布线和上述第4布线的布线方向交叉的部分的近旁的上述第1阱内，并且与上述第4布线通过通路而电连接，且含有比上述第1阱中的杂质浓度高的浓度的杂质的第2扩散层；以及配置在上述第2布线和上述第4布线的布线方向交叉的部分的近旁的上述第2布线和上述第2阱之间，并且与上述第4布线通过通路而电连接，且由与栅极材料相同的材料组成的第2栅极材料布线，把上述第2栅极材料布线及上述第2扩散层作为上述第4布线所涉及的(基板反馈偏置控制用的)布线路径来使用。
本发明的上述半导体集成电路装置中，优选的是，在上述第1阱及第2阱下的上述基板内形成了与上述第1阱同型的第3阱。
本发明的上述半导体集成电路装置中，优选的是，上述第3布线是在上述基板上形成的布线层中的离上述基板侧最近的布线层上形成。
本发明的上述半导体集成电路装置中，优选的是，上述第3布线是在形成上述第1布线及上述第2布线的工序的同时形成的。
本发明的上述半导体集成电路装置中，优选的是，上述第1扩散层是在形成在上述第1阱的区域中形成的晶体管的源极/漏极区域的工序的同时形成的。
本发明的上述半导体集成电路装置中，优选的是，上述第1栅极材料布线是在形成上述晶体管的栅极电极的工序的同时形成的。
根据本发明(权利要求1-7)，把扩散层及栅极材料布线用作基板反馈偏置控制用的布线路径，从而可减小第3布线的布线宽度，不会压迫在比第3布线靠上层上形成的信号线，能提高装置的集成度、可靠性。
根据本发明(权利要求5-7)，不对通常的形成晶体管及布线的工序追加新的工序就能形成第3布线(及第4布线)、第1扩散层(第1扩散层)和第1栅极材料布线(及第2栅极材料布线)，因而不会造成装置的制造成本的上升。还有，能以与基板偏置控制用的第1布线及第2布线同一工序形成基板反馈偏置控制用的第3布线，因而还能降低装置的制造成本。
图1是示意地表示本发明的实施方式1所涉及的半导体集成电路装置的偏置供给用的布线构造的(A)部分俯视图，及(B)X-X’间的部分放大剖视图。
图2是示意地表示现有例所涉及的半导体集成电路装置的偏置供给用的布线构造的(A)部分俯视图，及(B)Y-Y’间的部分放大剖视图。
具体实施例方式
(实施方式1)用附图来说明本发明的实施方式1所涉及的半导体集成电路装置。图1是示意地表示本发明的实施方式1所涉及的半导体集成电路装置的偏置供给用的布线构造的(A)部分俯视图，及(B)X-X’间的部分放大剖视图。
半导体集成电路装置1具有基板2、深N阱3、P阱4、N阱5、P+扩散层6、N+扩散层7、层间绝缘膜8、基板偏置控制用VDD布线11、基板偏置控制用GND布线12、基板反馈偏置控制用VDD布线13、基板反馈偏置控制用GND布线14、通路接触件15a、15b、16a、16b、信号线17、栅极材料布线18、19。
基板2是P型的硅基板。深N阱3是在基板2内深的区域中形成的N型的阱。P阱4是在基板2内的深N阱3上面按带状形成的P型的阱。N阱5是在基板2内的深N阱3上面按带状形成的N型的阱。另外，图1的基板2为三阱构造，不过不限于此，也可以是双阱构造，也可以是具有在绝缘膜上面形成了硅单晶膜的双阱构造的SOI(Siliconon insulator)基板。
P+扩散层6是含有比P阱4的P型杂质浓度高的浓度的P型杂质的扩散层都，在基板偏置控制用GND布线12和基板反馈偏置控制用GND布线14立体交叉的部分的近旁的P阱4内形成。P+扩散层6还用作基板反馈偏置控制用GND布线14的旁通布线，还具有避免基板反馈偏置控制用GND布线14和基板偏置控制用GND布线12的抵触的作用。P+扩散层6可以在形成在N阱5区域内形成的晶体管的源极/漏极区域(未图示)的工序的同时形成。
N+扩散层7是含有比N阱5的N型杂质浓度高的浓度的N型杂质的扩散层都，在基板偏置控制用VDD布线11和基板反馈偏置控制用VDD布线13立体交叉的部分的近旁的N阱5内形成N+扩散层7。N+扩散层7还用作基板反馈偏置控制用VDD布线13的旁通布线，还具有避免基板反馈偏置控制用VDD布线13和基板偏置控制用VDD布线11的抵触的作用。N+扩散层7可以在形成在P阱4区域内形成的晶体管的源极/漏极区域(未图示)的工序的同时形成。
层间绝缘膜8是用在基板2上面的多层布线层中的绝缘膜。层间绝缘膜8例如可以采用氧化硅、LowK材等绝缘材料。
基板偏置控制用VDD布线11是用于基板偏置控制的VDD布线，在N阱5上面的层间绝缘膜8上面沿着该N阱5延伸的方向形成。基板偏置控制用GND布线12是用于基板偏置控制的GND布线，在P阱4上面的层间绝缘膜8上面沿着该P阱4延伸的方向形成。基板偏置控制用VDD布线11及基板偏置控制用GND布线12例如可以采用Cu、Al等布线材料。
基板反馈偏置控制用VDD布线13是用于基板反馈偏置控制的VDD布线，与层间绝缘膜8上面的基板偏置控制用VDD布线11及基板偏置控制用GND布线12在同一层形成。基板反馈偏置控制用VDD布线13在基板偏置控制用VDD布线11和基板偏置控制用GND布线12之间在与该基板偏置控制用VDD布线11及该基板偏置控制用GND布线12正交的方向配置成岛状，与该基板偏置控制用VDD布线11及该基板偏置控制用GND布线12电绝缘。
基板反馈偏置控制用GND布线14是用于基板反馈偏置控制的GND布线，与层间绝缘膜8上面的基板偏置控制用VDD布线11及基板偏置控制用GND布线12在同一层形成。基板反馈偏置控制用GND布线14在基板偏置控制用VDD布线11和基板偏置控制用GND布线12之间在与该基板偏置控制用VDD布线11及该基板偏置控制用GND布线12正交的方向配置成岛状，与该基板偏置控制用VDD布线11及该基板偏置控制用GND布线12电绝缘。
基板反馈偏置控制用VDD布线13及基板反馈偏置控制用GND布线14可以采用与基板偏置控制用VDD布线11及基板偏置控制用GND布线12相同的材料，可以在形成基板偏置控制用VDD布线11及基板偏置控制用GND布线12的工序的同时形成。优选的是，基板反馈偏置控制用VDD布线13及基板反馈偏置控制用GND布线14在多层布线层中的离基板2侧最近的最下层的布线层上形成。这是因为这样就可减小通路接触件15a、15b、16a、16b的直径，可减小布线宽度，从而能增加从平面的法线方向看去在基板反馈偏置控制用VDD布线13和基板反馈偏置控制用GND布线14之间能配设的信号线17的条数，能提高装置的集成度。
通路接触件15a是电连接基板反馈偏置控制用VDD布线13和N+扩散层7的通路接触件，在层间绝缘膜8内形成。通路接触件15b是电连接基板反馈偏置控制用VDD布线13和栅极材料布线18的通路接触件，在层间绝缘膜8内形成。
通路接触件16a是电连接基板反馈偏置控制用GND布线14和P+扩散层6的通路接触件，在层间绝缘膜8内形成。通路接触件16b是电连接基板反馈偏置控制用VDD布线13和栅极材料布线19的通路接触件，在层间绝缘膜8内形成。
信号线17是用于与晶体管(未图示)电连接的信号用的布线，在比布线11、12、13、14靠上层且从平面的法线方向看去在基板反馈偏置控制用VDD布线13和基板反馈偏置控制用GND布线14之间形成。
栅极材料布线18是用作基板反馈偏置控制用GND布线14的旁通的布线，由与栅极电极(未图示)所用的栅极材料(多硅、硅化物、金属等)相同的材料组成，在层间绝缘膜8内且在与栅极绝缘膜(未图示)同一层的绝缘膜20上面形成。栅极材料布线18具有避免基板反馈偏置控制用GND布线14和基板偏置控制用VDD布线11的抵触的作用。栅极材料布线18可以在形成晶体管的栅极电极(未图示)的工序的同时形成。
栅极材料布线19是用作基板反馈偏置控制用VDD布线13的旁通的布线，由与栅极电极(未图示)所用的栅极材料(多硅、硅化物、金属等)相同的材料组成，在层间绝缘膜8内且在与栅极绝缘膜(未图示)同一层的绝缘膜上面形成。栅极材料布线19具有避免基板反馈偏置控制用VDD布线13和基板偏置控制用GND布线12的抵触的作用。栅极材料布线19可以在形成晶体管的栅极电极(未图示)的工序的同时形成。
其次，对于实施方式1所涉及的半导体集成电路装置的基板反馈偏置控制用的电位的供给路径进行说明。基板反馈偏置控制用的GND电位在基板反馈偏置控制用GND布线14、通路接触件16a、P+扩散层6、通路接触件16a、基板反馈偏置控制用GND布线14、通路接触件16b、栅极材料布线18、通路接触件16b、基板反馈偏置控制用GND布线14的路径的循环中，由P+扩散层6向P阱4供给。基板反馈偏置控制用的VDD电位在基板反馈偏置控制用VDD布线13、通路接触件15a、N+扩散层7、通路接触件15a、基板反馈偏置控制用VDD布线13、通路接触件15b、栅极材料布线19、通路接触件15b、基板反馈偏置控制用VDD布线13的路径的循环中，由N+扩散层7向N阱5供给。另外，基板反馈偏置是向在晶体管的基板上形成了的阱施加的弱的反馈偏置电压，因而用P+扩散层6、N+扩散层7、栅极材料布线18、栅极材料布线19作为基板反馈偏置控制用的布线的一部分也不会有任何问题。
根据实施方式1，作为基板反馈偏置控制用的电位的供给路径，除了基板反馈偏置控制用VDD布线13及基板反馈偏置控制用GND布线14以外，也可以采用P+扩散层6、N+扩散层7、栅极材料布线18、栅极材料布线19，从而能避免基板反馈偏置控制用VDD布线13及基板反馈偏置控制用GND布线14和基板偏置控制用VDD布线11及基板偏置控制用GND布线12的抵触，可减小基板反馈偏置控制用VDD布线13及基板反馈偏置控制用GND布线14的布线宽度，因而不会压迫信号线17。
权利要求
1.一种半导体集成电路装置，其特征在于，具备沿着基板内的第1阱配置的第1布线；沿着基板内的第2阱配置的第2布线；与所述第1布线及所述第2布线配置在同一层上，并且配置在与所述第1布线及所述第2布线交叉的方向，且与所述第1布线及所述第2布线电绝缘的第3布线；配置在所述第1布线和所述第3布线的布线方向交叉的部分的近旁的所述第1布线和所述第1阱之间，并且与所述第3布线通过通路而电连接，且由与栅极材料相同的材料组成的第1栅极材料布线；以及配置在所述第2布线和所述第3布线的布线方向交叉的部分的近旁的所述第2阱内，并且与所述第3布线通过通路而电连接，且含有比所述第2阱中的杂质浓度高的浓度的杂质的第1扩散层，把所述第1栅极材料布线及所述第1扩散层作为所述第3布线所涉及的布线路径来使用。
2.根据权利要求1所述的半导体集成电路装置，其特征在于，具备与所述第1布线及所述第2布线配置在同一层上，并且配置在与所述第1布线及所述第2布线交叉的方向，与所述第1布线及所述第2布线电绝缘，且与所述第3布线留出给定的间隔而配置的第4布线；配置在所述第1布线和所述第4布线的布线方向交叉的部分的近旁的所述第1阱内，并且与所述第4布线通过通路而电连接，且含有比所述第1阱中的杂质浓度高的浓度的杂质的第2扩散层；以及配置在所述第2布线和所述第4布线的布线方向交叉的部分的近旁的所述第2布线和所述第2阱之间，并且与所述第4布线通过通路而电连接，且由与栅极材料相同的材料组成的第2栅极材料布线，把所述第2栅极材料布线及所述第2扩散层作为所述第4布线所涉及的布线路径来使用。
3.根据权利要求1所述的半导体集成电路装置，其特征在于，在所述第1阱及第2阱下的所述基板内形成了与所述第1阱同型的第3阱。
4.根据权利要求1所述的半导体集成电路装置，其特征在于，所述第3布线是在所述基板上形成的布线层中的离所述基板侧最近的布线层上形成的。
5.根据权利要求1所述的半导体集成电路装置，其特征在于，所述第3布线是在形成所述第1布线及所述第2布线的工序的同时形成的。
6.根据权利要求1所述的半导体集成电路装置，其特征在于，所述第1扩散层是在形成在所述第1阱的区域中形成的晶体管的源极/漏极区域的工序的同时形成的。
7.根据权利要求1所述的半导体集成电路装置，其特征在于，所述第1栅极材料布线是在形成所述晶体管的栅极电极的工序的同时形成的。
8.根据权利要求2所述的半导体集成电路装置，其特征在于，在所述第1阱及第2阱下的所述基板内形成了与所述第1阱同型的第3阱。
9.根据权利要求2所述的半导体集成电路装置，其特征在于，所述第3布线是在所述基板上形成的布线层中的离所述基板侧最近的布线层上形成的。
10.根据权利要求3所述的半导体集成电路装置，其特征在于，所述第3布线是在所述基板上形成的布线层中的离所述基板侧最近的布线层上形成的。
11.根据权利要求2所述的半导体集成电路装置，其特征在于，所述第3布线是在形成所述第1布线及所述第2布线的工序的同时形成的。
12.根据权利要求3所述的半导体集成电路装置，其特征在于，所述第3布线是在形成所述第1布线及所述第2布线的工序的同时形成的。
13.根据权利要求4所述的半导体集成电路装置，其特征在于，所述第3布线是在形成所述第1布线及所述第2布线的工序的同时形成的。
14.根据权利要求2所述的半导体集成电路装置，其特征在于，所述第1扩散层是在形成在所述第1阱的区域中形成的晶体管的源极/漏极区域的工序的同时形成的。
15.根据权利要求2所述的半导体集成电路装置，其特征在于，所述第1栅极材料布线是在形成所述晶体管的栅极电极的工序的同时形成的。
全文摘要
一种半导体集成电路装置，具备与第1布线(11)及第2布线(12)配置在同一层上且配置在与第1布线(11)及第2布线(12)交叉的方向的第3布线(14)；配置在第1布线(11)和第3布线(14)的布线方向交叉的部分近旁的第1布线(11)和第1阱(5)之间且与第3布线(14)通过通路电连接的第1栅极材料布线(18)；以及配置在第2布线(12)和第3布线(14)的布线方向交叉的部分近旁的第2阱(4)内且与第3布线(14)布线通过通路电连接，且杂质浓度比第2阱(4)高的第1扩散层(6)，把第1栅极材料布线(18)及第1扩散层(6)作为第3布线(14)所涉及的基板反馈偏置控制用的布线路径来使用。
文档编号H01L21/82GK1885539SQ200610094089
公开日2006年12月27日 申请日期2006年6月22日 优先权日2005年6月22日
发明者中本德仁 申请人:恩益禧电子股份有限公司