专利名称：高电压金属氧化物半导体装置的制作方法
技术领域：
本发明总的涉及一种金属氧化物半导体(MOS)组件，特别是有关于一种具有一悬浮非绝缘间隙物的双扩散漏极金属氧化物半导体(DDDMOS)组件。
背景技术：
在许多电源组件应用领域广泛使用的高电压(HV)金属氧化物半导体场效晶体管中，双扩散漏极(double-diffused-drain，DDD)通常作为一源极/漏极。该双扩散漏极结构为一高电压金属氧化物半导体场效晶体管提供一较高的击穿电压，且预防造成半导体装置损毁的静电放电现象。双扩散漏极金属氧化物半导体装置是一种普遍的电源组件，用以维持较高的操作电压，例如10～20伏的操作电压。热载流子(HC)引发的抵抗力下降现象，在双扩散漏极金属氧化物半导体装置中被认为是一种严重的可靠性问题。在一般已知的双扩散漏极金属氧化物半导体装置中，在多晶硅栅极的侧壁形成绝缘间隙物(例如氧化硅或氮化硅)，该热载流子效应在组件传输电导(Gm)及饱和漏极电流(Idsat)引起严重的衰退现象。因为在微米及次微米n型沟道组件中有较高沟道电场及电子冲击离子速率，所以，在缩小的n型沟道金属氧化物半导体晶体管中，热载流子效应被认为是最重要的限制因素。
发明内容
有鉴于此，本发明的实施例包括一种具有悬浮非绝缘间隙物的双扩散漏极金属氧化物半导体(double-diffused-drain metal-oxide-semiconductor，DDDMOS)组件，以改善热载流子引发的抵抗力下降的现象。
本发明的一个目的是提供一高电压金属氧化物半导体(MOS)组件，一栅极结构形成于一半导体基底上。一对绝缘间隙物分别形成于该栅极结构的侧壁上，一对悬浮非绝缘间隙物分别嵌入上述绝缘间隙壁中。借由各绝缘间隙壁使每一悬浮非绝缘间隙壁与栅极结构及半导体基底隔离。
本发明所述的高电压金属氧化物半导体装置，其中该悬浮非绝缘间隙物包含一多晶硅。
本发明所述的高电压金属氧化物半导体装置，其中该悬浮非绝缘间隙物包含金属、导电材料、半导体材料或其组合物。
本发明所述的高电压金属氧化物半导体装置，其中该绝缘间隙物包含氧化硅、氮化硅、氮氧化硅或其组合物。
本发明的另一个目的是提供一双扩散漏极金属氧化物半导体(DDDMOS)组件。一源极区域及一漏极区域形成于一半导体基底且彼此相互隔开。一栅极结构形成于该半导体基底上方，且介于该源极区域及漏极区域间。一对绝缘间隙物分别形成于该栅极结构的侧壁上，一对悬浮多晶硅间隙物分别嵌入上述绝缘间隙壁中。一轻掺杂漏极(light doped drain，LDD)区域形成于该半导体基底中，且从上述源极区域平行延伸至栅极结构的一侧壁。一扩散延伸区域形成于该半导体基底中，且围绕着该漏极区域。
本发明所述的高电压金属氧化物半导体装置，其中该漏极区域及该扩散延伸区域具有相同导电型式，且该漏极区域的离子掺杂剂量大于该扩散延伸区域的剂量。
本发明所述的高电压金属氧化物半导体装置，还包括形成于该半导体基底中的两隔离区域，其中该源极区域、该漏极区域及该扩散延伸区域形成于该两隔离区域之间。
本发明的再一个目的是提供一双扩散漏极金属氧化物半导体(DDDMOS)组件，一源极区域及一漏极区域形成于一半导体基底中，且彼此相互隔开。一栅极结构形成于该半导体基底上方，且介于该源极区域及漏极区域间。一对绝缘间隙物分别形成于该栅极结构的侧壁上，一对悬浮多晶硅间隙物分别嵌入上述绝缘间隙壁中。一第一扩散延伸区域形成于一半导体基底中，邻接于上述栅极结构的一侧壁，且围绕着源极区域。一第二扩散延伸区域形成一半导体基底中，邻接于上述栅极结构的另一侧壁，且围绕着漏极区域。
本发明所述的高电压金属氧化物半导体装置，其中该源极区域及该第一扩散延伸区域具有相同导电型式，且该源极区域有一离子掺杂剂量，其大于该第一扩散延伸区域的离子掺杂剂量。
本发明所述的高电压金属氧化物半导体装置，其中该漏极区域及该第二扩散延伸区域具有相同导电型式，且该漏极区域有一离子掺杂剂量，其大于该第二扩散延伸区域的离子掺杂剂量。
本发明所述的高电压金属氧化物半导体装置，还包括在该半导体基底中的两隔离区域，其中该源极区域、该漏极区域、该第一扩散延伸区域及该第二扩散延伸区域形成于该两隔离区域之间。
通过本发明，热载流子造成抵抗力下降现象可明显的改善，进而改善组件传输电导(Gm)及饱和漏极电流(Idsat)下降现象。
依据本发明较佳实例的说明及以下配合图式，可更加了解上述本发明的目的、特征及优点，其中图1是一非对称型高电压双扩散漏极金属氧化物半导体装置的实施例剖面图；以及图2是一对称型高电压双扩散漏极金属氧化物半导体装置的实施例剖面图。
其中，附图标记说明如下10半导体基底；12a隔离区域；12b隔离区域；14栅极介电层；16栅极电极层；18轻掺杂区域；20复合式间隙物结构；22绝缘间隙物；24悬浮非绝缘间隙物；26源极区域；28漏极区域；30扩散延伸区域；
30a第一扩散延伸区域；30b第二扩散延伸区域。
具体实施例方式
本发明的实施例提供一利用悬浮非绝缘间隙物的双扩散漏极金属氧化物半导体装置(double-diffused-drain metal-oxide-semiconductor，DDDMOS)，以改善热载流子(hot-carrier)所引发的组件衰退现象，进而改善组件传输电导(transconductance，Gm)、饱合漏极电流(Idsat)衰退以及具有缩短组件沟道长度的优点。在本发明中普遍使用的“悬浮非绝缘间隙物”是指以非绝缘材料嵌入于双扩散漏极金属氧化物半导体装置的栅极结构侧壁的绝缘间隙物中，上述非绝缘材料包括多晶硅、金属、导电材料或半导体材料，以上仅为实施例并不限制本发明。该具有上述悬浮非绝缘间隙物的DDMOS组件使用于高电压组件的应用领域。在本发明中普遍使用的“高电压组件”是指一金属氧化物半导体晶体管以一电源供应大于5伏的电压下操作，一般高电压组件的操作电压范围为10～80伏。本发明在许多制造业、工厂及工业上具有很广泛的应用，包括集成电路制作、微电子制作以及光学电子制作等皆具有多个高电压组件的应用，例如液晶显示器的驱动IC、电源处理组件、电源供应器、非挥发性内存、通讯回路及控制回路等。本发明也可适用于局部硅氧化(LOCOS)隔离技术或浅沟渠隔离(STI)技术以制作不对称型高电压双扩散漏极金属氧化物半导体晶体管或对称型高电压双扩散漏极金属氧化物半导体晶体管。虽然本发明的实施方式在此是以双扩散漏极金属氧化物半导体装置来说明，但本发明也可适用于与双扩散漏极金属氧化物半导体类似用途的组件，例如一平行扩散金属氧化物半导体装置(later diffusedmetal-oxide-semiconductor，LDMOS)、一垂直扩散金属氧化物半导体装置(vertical diffused metal-oxide-semiconductor，VDMOS)、一延伸漏极金属氧化物半导体装置、以及经修饰后或未修饰的已知该技术者所知悉的半导体装置。
接下来，为详细了解本发明的具体实施方式
，将配合图式举例说明本发明。在图式及说明中相同或相似的部位使用相同的组件标号。在图式中实施例的形状及厚度为了清楚及方便起见可以是以放大的方式表示。本说明将特别针对组件形成的部分或依据本发明与组件直接配合的装置。可以了解的是，本发明所提及的组件并不局限于所显示或说明的内容，也可以是本领域的专业人员所知悉的不同型式的组件。再者，当叙述一层位于一基材或是另一层上时，该层可直接位于基材或是另一层上，或是其间也可以有中介层。
在此，图1的一剖面图显示一非对称型高电压双扩散漏极金属氧化物半导体装置。该非对称型高电压双扩散漏极金属氧化物半导体装置包含形成于一半导体基底10中的两个隔离区12a，12b，以定义该高电压组件的有源区域。上述半导体基底10包括硅、绝缘层上有硅、绝缘层上有硅锗或其组合物，但不以此为限。该隔离区域12a，12b例如以普遍知悉的局部硅氧化(LOCOS)隔离技术所制作的场氧化区域，且在此不加以赘述。
栅极结构包含一栅极介电层14及形成于半导体基底10的一部分有源区上方的一栅极电极层16，其可利用一般沉积、光刻图案化及干蚀刻的方式制作。上述栅极介电层14可由氧化硅、氮氧化硅、氮化硅、高介电常数(k值＞4.0)的介电材料、过渡金属氧化物及稀土金属氧化物组成，且利用一般的方式制作，例如高温氧化及化学气相沉积(CVD)。该栅极介电层14的厚度由该高电压组件的尺寸需求而决定。上述栅极电极层16可以是由多晶硅、非晶硅、掺杂多晶硅、锗多晶硅、金属或其组合物组成，且使用CVD、溅镀或高温氧化方式制作。
一轻掺杂离子注入过程将不同的掺杂离子注入半导体基底10中，以制作一轻掺杂漏极(LDD)区域18。该轻掺杂漏极区域18的边缘大体上对准上述栅极结构的一侧壁。上述轻掺杂离子注入制作可以是以离子枪能量范围约1～200Kev，注入剂量范围约1×1012～1×1015离子/平方厘米(ions/cm2)的方式实施。
接下来，进一步以沉积、光刻、屏蔽技艺及干蚀刻过程沿着栅极结构的侧壁形成复合式间隙物结构20。每一复合式间隙物结构20包括一绝缘间隙物22及嵌入该绝缘间隙物22中的一悬浮非绝缘间隙物24。也就是说，该悬浮非绝缘间隙物24是一悬浮结构，该悬浮非绝缘间隙物24是借由该绝缘间隙物22与栅极结构及下方的扩散区域隔离。上述悬浮非绝缘结构24可以是由多晶硅、非晶硅、掺杂多晶硅、多晶硅锗、金属、其它导电材料或半导体材料等组成。上述绝缘间隙物22可以是由氧化硅、氮化硅、氮氧化硅层、氧化硅及氮化硅的交替物或其组合物等组成。
接着，以复合式间隙物20作为一屏蔽，并实施一重掺杂离子注入过程以在该半导体基底10中注入不同种类离子，制作完成的重掺杂区域在该半导体基底10中作为一源极区域26及一漏极区域28。该源极区域26的边缘大体上对准上述复合式间隙物20侧壁的外表面，该漏极区域28与栅极结构的漏极侧相隔适当的距离。该重掺杂离子注入过程可以是以一离子枪能量范围约1～100 Kev，注入剂量范围约5×1013～1×1016离子/平方厘米的方式实施。
邻接该栅极结构的漏极侧的扩散延伸区域30，围绕着该漏极区域28构成一双扩散漏极(DDD)区域。该扩散延伸区域30具有相对较大的区域及相对较轻的离子剂量，而漏极区域28具有相对较小的区域及相对较重的离子剂量。其中该晶体管是NMOS或是PMOS是根据该半导体基底及源极/漏极区域的导电型而决定的。例如一NMOS晶体管，上述扩散延伸区域30是离子剂量范围约1×1012～9×1012离子/平方厘米的一N型区域，漏极区域28及源极区域26是离子剂量范围约5×1013～1×1016离子/平方厘米的一N+型区域。而PMOS晶体管，上述扩散延伸区域30例如是离子剂量范围约1×1012～9×1012离子/平方厘米的一P型区域，漏极区域28及源极区域26是离子剂量范围约5×1013～1×1016离子/平方厘米的一P+型区域。
选择性制作的金属硅化层，该金属硅化层使用耐火金属，例如钴、钨、钛、镍或其相似物，可形成于栅极电极层16、源极区域26及漏极区域28的表面上，以降低其阻值。为了更清楚及简便说明本发明该金属硅化层在图式中并未绘出。
在非对称型双扩散漏极金属氧化物半导体(DDMOS)组件中，通过使用一悬浮非绝缘间隙物24，最大电场的位置将从栅极介电层14的边缘(例如邻接于绝缘间隙物22的部分)移动至栅极介电层14的底部(例如从边缘部分远离而朝向栅极电极层16中心的部分)，因此，热载流子造成抵抗力下降可以很明显的改善。较之于已知具有绝缘间隙物的双扩散漏极N型金属氧化物半导体装置，本发明实施例中具有悬浮非绝缘间隙物的双扩散漏极N型金属氧化物半导体装置，通过实验的方式处理一偏压(Stress)时间(约5分钟)后，组件传输电导(Gm)下降现象会从1.8％改善至0.95％，且饱和漏极电流(Idsat)下降现象也会从15％改善至8％。
图2显示了依据本发明的对称型高电压双扩散漏极金属氧化物半导体装置的实施例，其中与图1相似或相同的组件在此不加以赘述。较之于非对称型双扩散漏极金属氧化物半导体装置，图2所显示的对称型双扩散漏极金属氧化物半导体装置包含两个形成于两隔离区域12a，12b之间的分离的扩散延伸区域30a，30b。上述扩散延伸区域30a，邻接于栅极结构的源极侧，且围绕着源极区域26，以构成一双扩散源极区域。在上述扩散延伸区域30a的对称边形成一扩散延伸区域30b，其邻接栅极结构的漏极侧并围绕着漏极区域28，以构成一双扩散漏极区域。值得注意的是，悬浮非绝缘间隙物24嵌入绝缘间隙物22中，最大电场的位置可从栅极介电层边缘移动至栅极电极底部，因此，热载流子造成抵抗力下降现象可明显的改善，进而改善组件传输电导(Gm)及饱和漏极电流(Idsat)下降现象。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域的专业人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定为准。
权利要求
1.一种高电压金属氧化物半导体装置，包含一栅极结构，设置于一半导体基底上方；一对绝缘间隙物，分别设置于该栅极结构的侧壁上；以及一对悬浮非绝缘间隙物，分别嵌入于该绝缘间隙物中，其中各该悬浮非绝缘间隙物借由该绝缘间隙物与该栅极结构及该半导体基底隔离。
2.如权利要求1所述的高电压金属氧化物半导体装置，其特征在于该悬浮非绝缘间隙物包含一多晶硅。
3.如权利要求1所述的高电压金属氧化物半导体装置，其特征在于该悬浮非绝缘间隙物包含金属、导电材料、半导体材料或其组合物。
4.如权利要求1所述的高电压金属氧化物半导体装置，其特征在于该绝缘间隙物包含氧化硅、氮化硅、氮氧化硅或其组合物。
5.如权利要求1所述的高电压金属氧化物半导体装置，还包括一源极区域及一漏极区域，形成于该半导体基底中，且彼此相互隔开，其中该栅极结构设置于该源极及该漏极之间；一轻掺杂漏极区域，形成于该半导体基底中，且从该源极区域平行延伸至该栅极结构的一侧壁；以及一扩散延伸区域，形成于该半导体基底中，邻接于该栅极结构的另一侧壁，且围绕着该漏极区域。
6.如权利要求5所述的高电压金属氧化物半导体装置，其特征在于该漏极区域及该扩散延伸区域具有相同导电型式，且该漏极区域的离子掺杂剂量大于该扩散延伸区域的剂量。
7.如权利要求5所述的高电压金属氧化物半导体装置，还包括两隔离区域形成于该半导体基底中，其特征在于该源极区域、该漏极区域及该扩散延伸区域形成于该两隔离区域之间。
8.如权利要求1项所述的高电压金属氧化物半导体装置，还包括一源极区域及一漏极区域，形成于该半导体基底中，且彼此相互隔开，其中该栅极结构设置于该源极及该漏极之间；一第一扩散延伸区域，形成于该半导体基底中，邻接于该栅极结构的一侧壁，且围绕着该源极区域；以及一第二扩散延伸区域，形成于该半导体基底中，邻接于该栅极结构的另一侧壁，且围绕着该漏极区域。
9.如权利要求8所述的高电压金属氧化物半导体装置，其特征在于该源极区域及该第一扩散延伸区域具有相同导电型式，且该源极区域有一离子掺杂剂量，其大于该第一扩散延伸区域的离子掺杂剂量。
10.如权利要求8所述的高电压金属氧化物半导体装置，其特征在于该漏极区域及该第二扩散延伸区域具有相同导电型式，且该漏极区域有一离子掺杂剂量，其大于该第二扩散延伸区域的离子掺杂剂量。
11.如权利要求8所述的高电压金属氧化物半导体装置，还包括两隔离区域于该半导体基底中，其特征在于该源极区域、该漏极区域、该第一扩散延伸区域及该第二扩散延伸区域形成于该两隔离区域之间。
全文摘要
本发明提供一种高电压金属氧化物半导体装置，包含一栅极结构，设置于一半导体基底上方；一对绝缘间隙物，分别设置于该栅极结构的侧壁上；以及一对悬浮非绝缘间隙物，分别嵌入于该绝缘间隙物中，其中各该悬浮非绝缘间隙物借由该绝缘间隙物与该栅极结构及该半导体基底隔离。通过本发明，热载流子造成抵抗力下降现象可明显的改善，进而改善组件传输电导(G
文档编号H01L29/423GK101022130SQ20061009403
公开日2007年8月22日 申请日期2006年6月20日 优先权日2006年2月13日
发明者吴华书, 洪丰基, 陈鸿霖, 李士敬 申请人:台湾积体电路制造股份有限公司