专利名称：堆叠芯片封装构造的制作方法
技术领域：
本发明涉及一种封装构造，特别是涉及一种堆叠芯片封装构造。京抆不随着微小化以及高运作速度需求的增加，多芯片封装构造在许多电子装 置越来越吸引人。多芯片封装构造可通过将两个或两个以上的芯片组合在单 一封装构造中，来使系统运作速度的限制最小化。此外，多芯片封装构造可 减少芯片间连接线路的长度而降低讯号延迟以及存取时间。最常见的多芯片封装构造为并排式(side-by-side)多芯片封装构造，其是 将两个以上的芯片彼此并排地安装于一共同基板的主要安装面。芯片与共同 基板上导电线路间的连接一般是通过焊接线法(wire bonding)达成。然而该并 排式多芯片封装构造的缺点为封装效率太低，因为该共同基板的面积会随着 芯片数目的增加而增加。请参考图1，美国专利第5323060号揭示了一种多芯片堆叠装置 (multichip stacked device),其包含一第一半导体芯片110设于-一基板120并 且电性连接至基板120，以及一第二半导体芯片130堆叠于该第一半导体芯 片上并且电性连接至基板。该美国专利第5323060号的特征在于利用一设于 两芯片间的胶层140来提供焊线线弧(the loops of the bonding wires)所需的空 隙(clearance)，并且该胶层140的厚度必须大于焊线的弧高(loop height)[指 芯片110正面与焊线150线弧顶点间的距离]以避免芯片130接触到焊线150 的线弧。 一般而旨，弧高约为10至15密尔(mil)。虽然借着调整线弧参数， 外形以及型式，现有的打线技术可以将弧高降低至大约6密尔(mil)。然而这 已是可得到的最小弧高，因为若更低将使线受损并且使其拉力变差。因此， 该胶层140的厚度一般必须大于8密尔以完全防止芯片130接触到焊线150 的线弧。该胶层140的材料一般为环氧胶(印oxy)或胶带(tape)。然而要形成 厚度达8密尔的环氧胶层是非常困难的。此外，当使用厚度达8密尔的胶带，其一方面将大幅增加制造成本；另一方面，塑料制成的胶带与硅芯片间的热 膨胀系数不一致(CTE mismatch)也将严重损坏所制得封装构造的可靠性。此 外，由于第二芯片130周缘的下方并未有胶层140的支撑，在将焊线打在第 二芯片130上时，第二芯片130的周缘由于受到压力，有可能发生破裂的情况。因此，参考图2，半导体业界开发出堆叠芯片封装构造200，其特征在 于利用一虚芯片(dummy chip)160来帮助提供焊线线弧所需的空隙。该虚芯 片160是利用两胶层162、 164夹设于两芯片110、 130间。该两胶层162、 164 —般是以热固性环氧材料(thermosetting epoxy material)制成。此外，由于第二芯片130周缘的r方并末有胶层140的支撑，在将焊线打在第二芯片130 上时，第二芯片130的周缘由于受到压力，也可能发生破裂的情况。 有鉴于此，便需要提出一种堆叠芯片封装构造，以解决上述问题。发明内容本发明的主要目的在于提供了一种堆叠芯片封装构造，可防止上方芯片 与位于下方芯片上的焊线发生短路，也可避免上方芯片于打线过程中破裂。为实现所述之目的，本发明所提供的一种堆叠芯片封装构造包含一设于 基板上表面的第一芯片，其上表面的周缘环设有多数个第一金属凸块，并通 过多数条焊线与基板电性连接。上述多数个第一金属凸块被适当厚度的第--胶材所包覆，并于第一胶材所围绕的空间内，填充一第二胶材。于第一胶材 及第二胶材上，堆叠一第二芯片，并与基板电性连接。 一封胶体将第一芯片 与第二芯片以及焊线包覆。本发明提供之一种堆叠芯片封装构造，可防止上方芯片与位于下方芯片 上的焊线发生短路，也可避免上方芯片于打线过程中破裂之问题。本发明之目的特征及优点将以实施例结合附图进行详细说明。
图1为 种现有的堆叠芯片封装构造的剖面图。图2为另 -种现有的堆叠芯片封装构造的剖面图。图3为本发明一实施例的堆叠芯片封装构造的剖面图。
具体实施方式
请参考图3，本发明一实施例的堆叠芯片封装构造300包含一设置于一 基板320上的第一芯片310，环绕该第一芯片310上表面的周缘设有复数个 金属凸块360，凸塊材料可以是金，并通过多数条焊线350与该基板320电性 连接,该焊线可以是金线。所述金属凸块360被适当厚度的绝缘胶材370，例 如环状的干膜光阻所包覆，并于绝缘胶材370所围绕的空间内，填充一胶材 340，例如为液态胶(liquidcompound)或者是环氧胶(epoxy)。于包覆所述凸块 360的绝缘胶材370以及胶材340上，堆叠一与该第一芯片大小相同的第二 芯片330，该绝缘胶材370作为间隔物(spacer)以及结合剂，用以维持该第二 芯片330与第一芯片310之间的距离以及接合该两芯片310、 330。此外，该 环氧胶340也具有间隔及接合该两芯片310、 330的作用。特殊的，环绕该第 二芯片330上表面的周缘设有多数个金属凸块385，并通过多数条连接所述 金属凸块385与该基板320的金焊线380与该基板320电性连接。 一封胶体 3卯包覆所述芯片310、 330以及所述焊线350。本发明的堆叠芯片封装构造300，其第一芯片310上表面的金属凸块360 以及所述悍线350位于第一芯片310及第二芯片330之间的部分长度为胶材 370所包覆，因而避免了第二芯片330与所述焊线250发生短路。此外，由 于第二芯片330周缘的下方有胶材370的支撑，第二芯片330不会于打线过 程中发生破裂。以上所述仅为本发明其中的较佳实施例而已，并非用来限定本发明的实 施范围；即凡依本发明权利要求所作的均等变化与修饰，皆为本发明专利范 围所涵盖。
权利要求
1、一种堆叠芯片封装构造，其特征在于，包含一基板；一第一芯片，设于该基板的上表面，环绕该第一芯片上表面的周缘设有复数个凸块；复数条焊线，电性连接所述凸块与该基板；一第一胶材，包覆所述凸块；一第二胶材，填充于该第一胶材所围绕的空间内；一第二芯片，设于该第一胶材及第二胶材之上；及一封胶体，包覆该第一芯片与第二芯片以及所述焊线。
2、 如权利要求1所述的堆叠芯片封装构造，其特征在于，该第二胶材 为液态胶或环氧胶。
3、 如权利要求1所述的堆叠芯片封装构造，其特征在于，該第一芯片與 第二芯片的大小相同。
4、 如权利要求1所述的堆叠芯片封装构造，其特征在于，所述第一焊 线位于该第一芯片与第二芯片之间的部分为该第一胶材所包覆。
5、 如权利要求1所述的堆叠芯片封装构造，其特征在于，该第一胶材 具有间隔及接合该第一芯片及第二芯片的作用。
6、 如权利要求1所述的堆叠芯片封装构造，其特征在于，该第二胶材 具有间隔及接合该第一芯片及第二芯片的作用。
7、 如权利要求1所述的堆叠芯片封装构造，其特征在于，该第一胶材 及第二胶材为绝缘胶材。
8、 如权利要求1所述的堆叠芯片封装构造，其特征在于，该第一胶材 为环状的干膜光阻。
9、 如权利要求1所述的堆叠芯片封装构造，其特征在于，所述凸块的材 料为金。10如权利要求1所述的堆叠芯片封装构造，其特征在于，所述第二芯片 上表面的周缘设有多数个金属凸块，并通过多数条焊线与该基板电性连接-
全文摘要
一种堆叠芯片封装构造。其设于下芯片上的金属凸块上包覆有一层绝缘胶材，并于绝缘胶材所围绕的空间内填充另一胶材，由此防止上方芯片与位于下方芯片上的焊线发生短路，也避免了上方芯片于打线过程中破裂。
文档编号H01L23/31GK101131990SQ200610111300
公开日2008年2月27日 申请日期2006年8月21日 优先权日2006年8月21日
发明者蔡宗岳, 赖逸少 申请人:日月光半导体制造股份有限公司