专利名称：半导体结构的制造方法
技术领域：
本发明涉及具有晶体管单元区(或单元阵列)以及连接区的半导体结构的制造方法，晶体管单元区中晶体管彼此并排紧邻排列，晶体管在连接区中的彼此距离大于在晶体管单元区中的彼此距离。
背景技术：
这种类型的半导体结构例如被用于制造诸如DRAM存储单元之类的存储单元。其中晶体管彼此并排紧邻排列的晶体管单元区构成了所述存储单元中的实际存储区。除了晶体管之外，此存储区还包含电容器，这些电容器连接到晶体管，且待要储存的信息项以电荷的形式储存在这些电容器中。这种存储单元的连接区要区别于存储区；在连接区中，晶体管彼此之间的距离比在晶体管单元区中大。通常在连接区中使用不同的晶体管，例如比在晶体管单元区中电负载容量更高或速度更快的晶体管。
发明内容
本发明的目的是确定一种方法，此方法能够在上述连接区的晶体管上或晶体管处简单而容易地重复制造隔离物。
在行话中习以为常的术语“隔离物”要被理解为意味着垂直于，至少基本上垂直于衬底表面行进且确定横向间隔的层。举例来说，抬高的结构的侧边沿上的隔离物可以用作注入掩模，从而在注入过程中确保引导到衬底上的注入物质无法渗透到其宽度由这些隔离物所确定的衬底区域上。这些隔离物还可以用于电绝缘。
利用权利要求1所述的特征，从引言中指定类型的方法出发，达到上述目的。在从属权利要求中描述了本发明的有利改进。
因此，本发明使晶体管单元区和连接区的晶体管都能够被涂敷第一，优选共形氧化物层。所述第一氧化物层的层厚度以下述方式确定，即在每种情况下，在晶体管单元区中相邻晶体管之间都保留有间隙区。牺牲结构随后被涂敷在晶体管单元区的至少两个相邻晶体管之间的间隙区中，在每种情况下，两个相邻牺牲结构之间的至少一个间隙区保持不被填充，亦即没有牺牲结构。第二(优选共形的)氧化物层然后被涂敷到牺牲结构和第一氧化物层。然后对第一和第二氧化物层执行蚀刻步骤，其中，具有预定隔离物宽度的隔离物形成在连接区的至少一个晶体管的侧边沿上。此隔离物由第一和第二氧化物层形成，且隔离物的宽度由第一和第二氧化物层的层厚度并且也由该蚀刻步骤决定。
在氧化物层淀积在牺牲结构上的事实中，可以看到本发明的一个主要优点。在进一步的加工中，例如在后续的CMP(化学机械抛光)步骤中，能够从牺牲结构除去氧化物层，与诸如氮化硅层之类的其它材料层相比好得多。
在能够非常精确地且可复制地设定隔离物宽度的事实中，可以看到本发明的另一主要优点，这是因为在本发明中隔离物仅由同一种材料的层形成。因此，与包含二种不同材料(例如作为第一层的氧化物和作为第二层的氮化物)的隔离物的情况相比，有可能在隔离物制造过程中实现明显更好的控制，特别是在隔离物蚀刻过程中以及在隔离物宽度的设定过程中。
场效应晶体管优选被制作成晶体管。在此情况下，在每种情况下优选隔离物形成在连接区的晶体管的栅极接触的侧边沿上。
而且，若第二氧化物层被淀积成其层厚度使晶体管单元区中没有牺牲结构的间隙区被氧化物材料完全填充，则被认为是有利的。这一措施的优点在于，在执行用来形成隔离物的蚀刻步骤之前不必预先例如用蚀刻保护层(例如抗蚀剂层)覆盖间隙区，这是因为仅第二氧化物层已经足以覆盖间隙区。
被优选使用各向异性蚀刻方法制作隔离物。若隔离物的宽度随后要另外“重新调整”，则有可能例如进行具有横向蚀刻速率的或具有各向同性蚀刻行为的第二蚀刻步骤，从而随后减小隔离物的宽度。
作为选择，也有可能用这样一种蚀刻方法来制作隔离物，该方法虽然主要是各向异性的，但也稍许在横向方向上有蚀刻作用，因而至少也具有“各向同性”行为。利用这种蚀刻方法，得到的隔离物宽度在蚀刻过程中已经能够被减小，从而，即使两个氧化物层之一或两个氧化物层都原先已经被涂敷得厚于所需，也仍然能够非常精确地设定所希望的隔离物宽度。
用TEOS(原硅酸四乙酯)制作的材料具有特别良好的用作隔离物的性质，因此认为TEOS层淀积为第一和/或第二氧化物层是有利的。TEOS材料优选用于这两个层。
为了得到最佳的接触特性，优选制作多层接触作为栅极接触。举例来说，用多晶硅层和叠在上面的金属或金属硅化物层来形成此多层接触。
优选在制作隔离物之后，例如在进行CMP步骤之后，除去牺牲结构；然后，在每种情况下至少两个空间指定的晶体管之一的晶体管接触优选制作在因此而出现在牺牲结构位置的空腔中。举例来说，晶体管接触形成在各晶体管的源区或漏区上。
隔离物可以用作例如注入步骤的掩模，其中，高掺杂的接触区形成在连接区的晶体管的源区和漏区内；高掺杂的接触区彼此之间的距离由隔离物宽度决定。
为了形成存储单元，优选也在晶体管单元区内制作电容器，所述电容器与晶体管单元区的晶体管一起，形成存储单元，特别是DRAM存储单元。举例来说，电容器可以制作为沟槽或深沟槽电容器，但也可以采用其它类型的电容器。
而且，不管采用场效应晶体管还是双极晶体管，所述方法都可以用于精确生产模拟或数字逻辑元件或者处理器。
下面用举例的方式，基于示例性实施方案来更详细地解释本发明。在附图中图1-10示出了根据本发明的方法的第一示例性实施方案，其中，在制作连接区中的隔离物的过程中，晶体管单元区中的晶体管之间的间隙区被额外的保护层覆盖，图11示出了根据本发明的方法的第二示例性实施方案，其中，在制作连接区中的隔离物的过程中，晶体管单元区中的晶体管之间的间隙区被第二氧化物层覆盖，且其中因而不需要额外的保护层。
附图标记清单10半导体衬底
20 晶体管单元区30 连接区40 晶体管50 晶体管60 热氧化物层70 半导体衬底表面80 栅极接触90 多晶硅层100钨或氮化钨层110氮化硅覆盖层200晶体管210第一共形氧化物层220多晶硅层230氮化硅硬掩模240氮化硅层250中间层260光致抗蚀剂层270掩模段300牺牲结构310光致抗蚀剂层320箭头330第二共形氧化物层340晶体管350间隙区360晶体管370其它牺牲结构400保护层410隔离物420隔离物425侧边沿430底部区域440氧化物栓
具体实施例方式
图1示出了由例如硅晶片形成的半导体衬底10。在图1中以及在其它各图中，左边各局部视图示出了半导体衬底10的晶体管单元区20，而右边各局部视图示出了半导体衬底10的连接区30。为清晰起见，区域20和30被彼此分隔开示出；然而，区域20和30精确地排列在同一个半导体衬底10上的不同位置处。
图1显示出半导体衬底10的晶体管单元区20中的两个晶体管40和50；举例来说，这些晶体管可以是n沟道场效应晶体管。所述n沟道场效应晶体管40和50的栅氧化物由例如生长在半导体衬底10的表面70上的热氧化物层60形成。两个晶体管40和50作为晶体管单元区20中多个类似晶体管的代表示出。
两个n沟道场效应晶体管40和50的栅极接触80，在每种情况下都由两个层构造成，且在每种情况下都由多晶硅层90以及叠在上面的钨或氮化钨层100组成。氮化硅覆盖层110在顶部覆盖两个栅极接触80。栅极接触80的下部还由例如热氧化物层120覆盖。
图1还在右边显示出设置在连接区30内的晶体管200。所述晶体管200是例如n沟道场效应晶体管或p沟道场效应晶体管；所述晶体管200的栅连接区基本上对应于结合两个n沟道场效应晶体管40和50所解释的栅连接区，因此在这方面应该参照上述解释。仅仅晶体管200的宽度例如大于两个n沟道场效应晶体管40和50的宽度。晶体管200作为连接区30中多个类似晶体管的代表示出。
图2示出了在半导体衬底10整个区域上已经淀积了第一共形氧化物层210之后得到的半导体结构。氧化物层210优选是由TEOS材料制成的层。共形氧化物层210的层厚度选择成使得在每种情况下在晶体管单元区20中的相邻晶体管40与50之间都保留有间隙区215。
在淀积第一氧化物层210之后，将多晶硅层220淀积在半导体衬底10的整个区域上；得到的结构在图3中示出。
由于晶体管单元区20与连接区30中的多晶硅层220的厚度可能因为结构差异而稍许不同，故随后进行CMP步骤，这就在半导体衬底10上实现了多晶硅层220的厚度均匀。图4示出了得到的结构。
包含氮化硅层240、中间层250(如果适当的话)和光致抗蚀剂层260的氮化硅硬掩模230，随后被淀积到多晶硅层220上。在根据图5的说明中，光致抗蚀剂层260已经被图形化。
图6示出了在已经进行了氮化硅硬掩模230的图形化且已经除去光致抗蚀剂层260和中间层250(如果适当的话)之后得到的结构。可以看到覆盖下方多晶硅层220的掩模部分270。
随后对多晶硅层220进行蚀刻步骤，其间，掩模部分270外面的多晶硅被完全去除。牺牲结构300保留在掩模部分270下方，并可以在稍后工艺阶段中例如用来形成两个晶体管40或50之一的晶体管接触。牺牲结构300于是形成为所述稍后晶体管接触的一种位置标记。图7示出了得到的结构的剖面；举例来说，从上方看牺牲结构300具有圆的或椭圆的剖面。
图8示出了已经完全除去了掩模部分270之后的半导体衬底10。第二共形氧化物层330随后被涂敷，其支撑在牺牲结构300的顶部上。所述第二氧化物层330-也如第一氧化物层210那样-优选是TEOS氧化物。图9示出了这一点。
在图9中还能够看到，第二共形氧化物层300的层厚度选择成使得在晶体管单元区20的晶体管50与第三n沟道场效应晶体管340之间保留有间隙区350，所述第三n沟道场效应晶体管340与所述晶体管50右侧直接相邻。
如图9所示，在半导体衬底210的截面中，另外可见第四n沟道场效应晶体管360；另一牺牲结构370位于所述第四晶体管360与第三晶体管340之间。显然，此牺牲结构布置成使得在每种情况下在相邻的牺牲结构300与370之间至少一个间隙区350保持无填充。
在随后的工艺步骤中，晶体管单元区20中的半导体结构被保护层400，例如光致抗蚀剂保护层覆盖。连接区30保持不被覆盖，从而，在优选完全或至少大部分是各向异性的蚀刻步骤中，在两个氧化物层210和330的情况下，在晶体管200的栅极接触80的侧边沿425上形成隔离物410和420。若有需要，则随后可以利用横向蚀刻剂来减小隔离物410和420的宽度，使其具有所希望的尺寸。为了在隔离物的蚀刻过程中防止间隙区350的底部区域430“蚀刻空(etching free)”或由两个氧化物层210和330形成的氧化物保护层被完全去除，以及为了保护衬底，光致抗蚀剂保护层400是必须的。图10示出了隔离物410和420被蚀刻之后的结构。
图11示出了本发明的第二示例性实施方案。此第二示例性实施方案的起点是根据图8的结构。若第二氧化物层330的厚度被选择为足够大以致于此层不再可能被共形淀积在狭窄的间隙区350内(与图9比较)，则由于形成氧化物栓440，间隙区350被封闭。得到的结构被示于图11的左边部分(与此对照参见根据图9的结构，其中，保留了间隙区350)。在此情况下，由于在隔离物410和420的蚀刻过程中不存在氧化物210和330的底部区域430被蚀刻空的危险，故与根据图9的第一示例性实施方案形成对照，有可能在隔离物的蚀刻过程中省去光致抗蚀剂保护层400(参见图10)。
不管隔离物形成为根据图10的变型的具有光致抗蚀剂保护层400还是根据图11的变型的不具有光致抗蚀剂保护层400，都有可能在完成隔离物(400，410)之后，除去牺牲结构(300，370)，从而在每种情况下在得到的空腔内制作晶体管接触。举例来说，在各晶体管(40，50，340，360)的源或漏接触上制作这些晶体管接触。
这些隔离物(400，410)可以用作注入步骤中的掩模，在所述注入步骤期间，在连接区(30)的晶体管(200)的源区和漏区内形成高掺杂的接触区。
还可以在晶体管单元区(30)内制作电容器，所述电容器与晶体管单元区的晶体管(40，50，340，360)一起构成存储单元，特别是DRAM存储单元。
权利要求
1.一种用来制作具有晶体管单元区(20)和连接区(30)的半导体结构的方法，在晶体管单元区(20)中，晶体管(40，50)彼此并排紧邻排列，在连接区(30)中，晶体管(200)彼此之间的距离比晶体管单元区中的更大，其中，在此方法中，晶体管单元区(20)和连接区(30)的晶体管(40，50，200)都涂敷有第一氧化物层(210)，第一氧化物层的层厚度的尺寸使得在每种情况下在晶体管单元区(20)中的相邻晶体管(40，50)之间都保留有间隙区(215)，牺牲结构(300，370)随后被涂敷在晶体管单元区(20)的至少两个相邻晶体管(40，50)之间的间隙区中，在每种情况下，至少一个间隙区(350)在两个相邻的牺牲结构(300，370)之间保持无填充，第二氧化物层(330)被涂敷到所述牺牲结构和第一氧化物层(210)，以及对第一和第二氧化物层(210，330)执行蚀刻步骤，在该蚀刻步骤中，至少一个具有预定隔离物宽度的隔离物(400，410)形成在连接区的至少一个晶体管(200)的侧边沿(425)上，此隔离物由第一和第二氧化物层(210，330)形成，且隔离物宽度由第一和第二氧化物层的层厚度并也由该蚀刻步骤确定。
2.权利要求1所述的方法，其中，第二氧化物层(330)被淀积为具有一层厚度，使得没有牺牲结构(300，370)的晶体管单元区(20)中的间隙区(350)被氧化物材料(440)完全填充。
3.权利要求2所述的方法，其中，利用用于蚀刻两个氧化物层(210，330)的蚀刻步骤的单步骤或多步骤蚀刻方法，来设定连接区(30)的晶体管(200)的隔离物(400，410)的宽度，所述蚀刻方法不仅具有垂直的蚀刻行为，而且还具有横向的蚀刻行为。
4.前述权利要求之一所述的方法，其中，在完成隔离物(400，410)之后，除去牺牲结构(300，370)，且其中，在每种情况下，在得到的空腔内制作晶体管接触。
5.权利要求4所述的方法，其中，晶体管接触制作在各晶体管(40，50)的源或漏接触上。
6.前述权利要求之一所述的方法，其中，隔离物(400，410)用作注入步骤的掩模，在该注入步骤中，在连接区(30)的晶体管(200)的源区和漏区内形成高掺杂的接触区。
7.前述权利要求之一所述的方法，其中，在晶体管单元区(30)内制作电容器，所述电容器与晶体管单元区的晶体管(40，50)一起形成存储单元，特别是DRAM存储单元。
8.前述权利要求之一所述的方法，其中，晶体管(40，50，200)制作为场效应晶体管。
9.前述权利要求之一所述的方法，其中，TEOS层作为第一和/或第二氧化物层(210，330)淀积。
10.前述权利要求之一所述的方法，其中，隔离物(400，410)在每种情况下都形成在连接区(30)的晶体管(200)的栅极接触(80)的侧边沿(425)上。
11.前述权利要求之一所述的方法，其中，栅极接触(80)制作为多层接触。
12.权利要求11所述的方法，其中，多层接触(80)由多晶硅层(90)和叠在上面的金属层(100)形成。
全文摘要
本发明涉及具有晶体管单元区以及连接区的半导体结构的制造方法。晶体管单元区以及连接区的晶体管都涂敷有第一氧化物层，第一氧化物层的层厚度以下述方式确定，即在每种情况下，在晶体管单元区中相邻晶体管之间保留有间隙区，牺牲结构随后被涂敷在晶体管单元区的至少两个相邻晶体管之间的间隙区中，在每种情况下，两个相邻牺牲结构之间的至少一个间隙区保持无填充，第二氧化物层被涂敷到牺牲结构和第一氧化物层，并对第一和第二氧化物层执行蚀刻步骤，其中，具有预定隔离物宽度的至少一个隔离物形成在连接区的至少一个晶体管的侧边沿上，此隔离物由第一和第二氧化物层形成，且隔离物的宽度由第一和第二氧化物层的层厚度及蚀刻步骤决定。
文档编号H01L21/822GK1933127SQ200610126640
公开日2007年3月21日 申请日期2006年8月31日 优先权日2005年8月31日
发明者M·克勒恩克, D·奥芬伯格 申请人:英飞凌科技股份公司