专利名称：半导体器件及其构建方法
技术领域：
本发明涉及一种半导体器件及其制造方法，更为具体地涉及一种具有元件布线层布线(element wiring layer wiring)的半导体器件，该元件布线层布线在连接于再布线层布线(rewiring layer wiring)的凸点(bump)之下。
背景技术：
凸点下方的传统结构具有面积大于其与凸点的键合面积的金属膜(例如，参见日本专利公开No.Hei-1-120040)。
现在参考图5，将给出传统半导体器件的位于连接于再布线层布线的凸点之下的最上层元件布线结构的说明。图5是一个在与再布线层布线连接的凸点之下的最上层元件布线结构例子的主体放大图。
具有所需元件区的半导体衬底101之上的最上层布线(也称之为元件布线)102由保护膜103覆盖。在保护膜103上形成绝缘膜104。选择性除去凸点105下方的绝缘膜104。在绝缘膜104上，布线再布线层106。金属膜107形成于凸点105下方，该金属膜107连接再布线层106和凸点105。
在许多情况中，最上层布线102的宽度窄于凸点105与再布线层106之间的连接区。
这样，由于元件布线102窄于凸点105与再布线层106之间的连接区，会在相应于元件布线102的边缘的部分处形成水平差或台阶，使得位于台阶处的保护膜薄且由于施加到该边缘上的应力而易碎。
此外，在保护膜103的表面上形成凹凸(unevenness)，并在凹凸表面上形成再布线层106。在这种情况中，应力集中在凹凸的边缘上以致保护膜103会破裂。
在再布线层106上形成具有大厚度的凸点，使得更大的应力施加于保护膜上。而且，由于高温不仅发生在凸点的膜沉积过程中，还发生在其应用期间，即在高温下形成半导体器件通过凸点与印刷电路板的连接，因此由于进一步的应力和热，保护膜有可能劣化。
由于上述原因，再布线层106和元件布线102会由于元件布线102边缘的台阶而短路。
发明内容
本发明是在上述情形下得以实现的。本发明的目的是提供一种能够防止最上层布线与再布线在凸点下方短路，且不存在短路故障的半导体器件。
根据本发明的该半导体器件是一种半导体器件，其具有在连接于再布线层布线的凸点下方的最上层布线，其中该最上层布线形成来使得在凸点下方，覆盖最上层布线的保护膜的表面没有凹凸。
根据本发明的该半导体器件是一种半导体器件，其包括形成在半导体衬底上的最上层布线；再布线层，其形成为通过一保护膜与该最上层布线连接；以及连接于该再布线层的凸点，其中该半导体器件具有至少一个位于该凸点下方且具有面积大于凸点与再布线层之间的连接面积的最上层布线的最上层元件布线结构。
根据此构造，由于保护膜的表面没有凹凸，所以在再布线层沉积期间应力分散，使得保护膜不会断裂。
具体地，由于在相应于最上层布线边缘的部分处没有形成水平差或台阶，所以位于台阶处的保护膜不薄，且不会由于施加在保护膜边缘上的应力而易碎。
即使当在再布线层上形成大厚度的凸点以致更大的应力施加于保护膜上时，不仅在凸点的膜沉积期间还在其应用期间，即形成半导体器件通过凸点到印刷电路板的连接期间，保护膜不会由于进一步的应力和热而劣化。
此外，在根据本发明的半导体器件中，由于凸点形成在最上层布线的布线宽度(wiring width)区域内，所以在凸点下方不存在凹凸。因此，保护膜没有减薄部分，由此防止了短路故障。
根据本发明的该半导体器件是一种半导体器件，其包括形成在半导体衬底上的最上层布线；再布线层，其形成来通过一保护膜连接到该最上层布线；以及连接到该再布线层的凸点，其中该凸点形成在连接与连接该凸点的再布线层的节点(node)不同的节点的最上层布线的边缘上方之外。
根据这种结构，由于凸点形成在连接不同于连接到该凸点的再布线层的节点的节点的最上层布线的边缘导致的凹凸区之外，所以可以防止凸点与不同节点之间的短路。
此外，由于凸点形成在该最上层布线的边缘上方之外，所以在凸点下方不存在最上层布线中的凹凸部分。因此，保护膜不被减薄，从而确保防止短路故障。此外，凸点还可以形成在连接与连接到该凸点的再布线层的节点相同的节点的最上层布线的边缘上方之外。
因为凸点形成在最上层布线的布线宽度的区域内，所以布线区域位于凸点下方但没有凹凸部分。因此，保护膜不被减薄，由此确保防止短路故障。
构建根据本发明的半导体器件的方法是一种构建半导体器件的方法，该半导体器件包括连接形成在半导体衬底上的元件区域的最上层布线、形成来通过一保护膜连接该最上层布线的再布线层、以及连接到该再布线层的凸点，其中布置凸点的工艺包括步骤探测在将要布置凸点的区域内是否存在最上层布线的边缘；以及布置凸点使得其位于最上层布线的边缘上方之外。
在该方法中，凸点未形成在水平差之上，使得应力和热并不集中，由此膜具有高可靠性。
在根据本发明的构建半导体器件的该方法中，在探测步骤中，如果确定最上层布线的边缘存在于将要布置凸点的区域内，则通过调节凸点的尺寸，将凸点形成为位于最上层布线的边缘上方之外。因此，可以在构建步骤中调节凸点的尺寸，使得凸点位于水平差的外侧。如果凸点的电阻由于尺寸的调节而出现问题，则例如可以通过改变凸点的材料来解决该问题。
在根据本发明的构建半导体器件的该方法中，将凸点的尺寸制成为小于最上层布线的布线宽度，使得凸点位于布线宽度的区域内。此方法确保防止凸点形成在最上层布线的台阶之上。
根据本发明的该构建方法是一种构建半导体器件的方法，该半导体器件包括形成在半导体衬底上的最上层布线、通过一保护膜形成的再布线层和连接该再布线层的凸点，其中布置凸点的工艺包括步骤布置凸点，使得其位于连接与连接该凸点的再布线层的节点不同的节点的最上层布线的边缘上方之外。
在构建步骤中该方法可以布置凸点，使得因最上层布线的边缘造成的台阶不位于凸点下方。
在根据本发明的构建半导体器件的该方法中，布置凸点的工艺包括步骤布置凸点，使得其位于最上层布线的边缘上方之外。在此情形下，凸点不仅位于连接不同节点的最上层布线的边缘之外，还位于最上层布线的所有边缘之外，使得可以更加稳妥地将凸点布置在覆盖最上层布线的保护膜之上。
在根据本发明的构建半导体器件的该方法中，布置凸点的工艺包括步骤布置凸点，使得其位于最上层布线的布线宽度区域内。因此，可以更稳妥地将凸点布置在覆盖最上层布线的保护膜之上。
在根据本发明的构建半导体器件的该方法中，布置凸点的工艺包括步骤布置凸点，使得其位于存在最上层布线的区域之外。此方法可以确保防止短路故障。
根据本发明的构建半导体器件的该方法包括将上述每一最上层元件布线结构布置成位于所有凸点下方的步骤。此方法确保提供没有短路故障的半导体器件。
在附图中图1是示出根据本发明第一实施例的半导体器件中凸点和其下方的最上层布线的结构的剖面图；图2是示出根据本发明第三实施例的半导体器件中凸点和其下方的最上层布线的结构的剖面图；图3是示出根据本发明第四实施例的半导体器件中凸点和其下方的最上层布线的结构的剖面图；图4是示出根据本发明第五实施例的构建半导体器件的工艺的流程图；以及图5是传统半导体器件中凸点和其下方的布线的结构的剖面图。
具体实施例方式
实施例1参考图1，将给出对根据本发明第一实施例的半导体器件的凸点和其下方的布线结构的说明。
在具有形成在其中的所需半导体元件如MOSFET的半导体衬底1上形成由铝薄膜制成的最上层布线2。用氮化硅膜做的保护膜3覆盖最上层布线2。在保护膜3上形成氧化硅膜做的绝缘膜4。选择性除去绝缘膜4。在绝缘膜4上，形成铜薄膜做的再布线层6。在再布线层6上，形成Au薄膜做的金属膜7。在金属膜7上，形成凸点5。再布线层6通过金属膜7连接至凸点5。最上层布线2的宽度和面积都大于凸点5与再布线层6之间的连接区域的宽度和面积。
如上所述，依照根据本发明第一实施例的半导体器件，最外层布线2的边缘EU位于凸点6下方外侧，即使覆盖最上层布线2的保护膜3较薄，也没有再布线和凸点位于与该边缘相对的区域处，使得不发生短路。在邻接连接凸点6的下面的再布线层2的边缘ER处，最上层布线2是平坦的，使得上面的保护膜3的表面可以制成平坦的。因此在再布线层6沉积期间应力被分散，由此防止保护膜3断裂以及再布线层6与最上层布线2短路。
实施例2将给出对根据本发明第二实施例的半导体器件的说明。在根据本实施例的半导体器件中，上述第一实施例中的整个凸点5下方的最上层布线2被布置在所有凸点的每一个下方。
依照根据本实施例的半导体器件的结构，可以容易地将最上层布线2的布线宽度制成大于下面的布线。因此，只要确定了凸点5的位置，则可以有效地实现最上层布线2的布局，由此防止芯片面积的增加。
实施例3将给出对根据本发明第三实施例的半导体器件的说明。在根据本实施例的半导体器件的结构中，如果最上层布线2的宽度窄，则将凸点制成小于由虚线表示的固有凸点(inherent bump)105，使得最上层布线2的边缘位于凸点5下方之外，如图2中所示。
如上所述，根据本实施例中的半导体器件，即使最上层2受限制，也可以通过凸点的尺寸调节该限制。此外，在这种情况中，通过将凸点的材料改变成例如具有低电阻的金，可以实现最上层布线2的布局，且不改变半导体器件的特性。
实施例4将给出对根据本发明第四实施例的半导体器件的说明。
在根据此实施例的半导体器件中，最上层布线2S的边缘相对于凸点。在这种情况中，通过将凸点定位在与最上层布线2S的节点相同的节点中，即使保护膜薄，也不会在相对的部分之间产生电势差，使得电场的集中也不会发生。
如上所述，根据本实施例中的半导体器件，即使最上层2受限制，也可以通过调节凸点的位置来防止短路故障。
在该情况中，通过将凸点的材料改变成例如具有低电阻的金，可以实现最上层布线2的布局，且不改变半导体器件的特性。
实施例5将给出对根据本发明第五实施例的半导体器件的说明。
在如图4的流程图所示的布局工艺中，本实施例的特征在于包括步骤探测最上层布线是否在在定位凸点的过程中将要定位凸点的区域中具有边缘；以及将凸点定位在最上层布线的边缘上方之外。
具体地，紧接着元件区域的布局的完成(步骤S1)，临时布置凸点(步骤S2)。
探测并确定最上层布线的边缘是否存在于将要布置凸点的区域中(步骤S3)。
在此确定步骤中，如果最上层布线的边缘不存在于凸点的下方，构建完成。
另一方面，在步骤S3中，当确定最上层布线的边缘存在于凸点的下方时，确定最上层布线是否属于与凸点的节点相同的节点(步骤S4)。
如果确定最上层布线属于与凸点的节点相同的节点，构建完成。
如果确定最上层布线不属于与凸点的节点相同的节点，调整凸点的尺寸大小(步骤S5)。
否则，重新布置凸点(步骤S6)，且构建工艺返回至确定步骤S3。
根据这样的配置，通过构建工艺中的调节，可以形成凸点，使得其不位于水平差之上。因此，在没有应力和热的集中的情况下，可以以高可靠性形成最上层布线。
顺便提及，同样在如图5所示的结构中，如果最上层布线102属于与凸点105的节点相同的节点，则不会发生电场的集中，且因此也不会发生短路故障。
在包括位于连接再布线层布线的凸点下方的最上层布线的半导体器件中，形成最上层布线以具有大于凸点与再布线层布线之间的连接面积的面积。由于此原因，在凸点下方，最上层布线上的保护膜的表面可被制成平坦的。
因此，在再布线层的沉积过程中应力分散，由此防止保护膜断裂以及再布线层布线与元件布线层布线短路。
最上层布线的布线宽度可容易被制成为大于下面的布线。因此，只要确定了凸点的位置，就可以有效地进行最上层布线的布局，由此防止芯片面积的增加。
如果凸点的布置被构建来使得其不存在于最上层布线的边缘之上，则在布局步骤中可以容易地调节凸点的布置。
虽然本发明已经以其优选的具有特定程度具体化的形式得以描述，但是可以理解，该优选形式的公开可以在构造的细节中以及部件的组合与布置中改变，而不脱离由所附权利要求所定义的本发明的精神和范围。
本发明基于日本专利申请No.2003-013923，其并入本文以作参考。
权利要求
1.一种半导体器件，包括最上层布线，形成在半导体衬底上；再布线层，其形成来通过一保护膜连接所述最上层布线；以及连接所述再布线层的凸点，其中所述凸点避开连接与连接所述凸点的该再布线层的节点不同的节点的最上层布线的边缘上方形成。
2.根据权利要求1的半导体器件，其中所述凸点避开连接与连接所述凸点的再布线层的节点相同的节点的所述最上层布线的边缘上方形成。
3.根据权利要求1的半导体器件，其中所述凸点形成在所述最上层布线的布线宽度区域内。
4.一种构建半导体器件的方法，包括将权利要求1所述的最上层元件布线结构布置成位于所有凸点的每一个下方的步骤。
全文摘要
本发明公开了一种半导体器件及其构建方法。在具有位于将要连接至再布线层布线的凸点下方的最上层布线的半导体器件中，形成最上层布线，使得覆盖最上层布线的保护膜的表面在凸点下方没有凹凸。
文档编号H01L21/768GK1983579SQ200610148648
公开日2007年6月20日 申请日期2004年1月21日 优先权日2003年1月22日
发明者伊势田泰永, 金泽秀树 申请人:松下电器产业株式会社