专利名称：形成半导体器件位线的方法
技术领域：
本发明一般性涉及半导体器件，更具体涉及形成半导体器件 的导电结构(例如位线)的方法，其能够减少位线的电阻。
背景技术：
采用嵌入式(damascene)工艺的方法已经被广泛用作形 成NAND快闪存储器位线的方法。但是，由于集成水平的提 高，位线的厚度和终检临界尺寸(FICD)减小。因此，产生 诸如位线电阻率急剧增大的问题。问题的原由如下
1. 由于集成水平的提高使位线高度下降，因此位线电阻 率增大。
2. 由于集成水平的提高使位线的FICD减小，因此位线 电阻率增大。
3. 在反应性离子蚀刻(RIE)的情况下，电阻随着位线 轮廓的变化非常严重。
4. 由于至少上述三种原因，在使用通过位线材料(即钨) 间隙填充沟槽来形成位线的嵌入工艺时，阻挡金属层的重量 增加，其中阻挡金属层在沉积最初位线材料(即鵠层)之前 形成。因此，鴒层占据的区域有限并因此难以减少位线电阻。
发明内容
本发明涉及一种形成半导体器件的导电结构(例如位线) 的方法，其能够减少位线的电阻。
根据本发明的一个实施方案，一种形成半导体器件的位线 的方法包括在其中形成有结构的半导体衬底上形成阻挡金属 层、在阻挡金属层上形成无定形钛碳氮化物层、在包括硼气
体的气氛下在无定形钛碳氮化物层上形成鵠种层以及在钨种 层上形成鵠层，由此形成位线。
根据本发明的另一个实施方案，一种形成半导体器件的位 线的方法包括在其中形成有结构的半导体衬底上形成层间绝 缘层、蚀刻层间绝缘层以形成沟槽、在包括沟槽的整个表面 上形成阻挡金属层、在阻挡金属层上形成无定形钛碳氮化物 层、在包括硼气体的气氛下在无定形钛碳氮化物层上形成鴒 种层以及在鴒种层上形成鴒层，由此形成位线。
图1A~1D是图示说明根据本发明实施方案的形成半导 体器件位线的方法的截面图；和
图2是图示说明传统位线的电阻率Rs和根据本发明实施 方案的位线的电阻率Rs之间的比较结果图。
具体实施例方式
图1A~1D是图示说明根据本发明实施方案的形成半导 体器件导电结构(例如位线)的方法的截面图。
参考图1A，在半导体衬底10上形成蚀刻停止层11和层 间绝缘层12，其中在半导体衬底10中形成有用于形成半导体 器件的各种元件，例如晶体管、快闪储存单元、金属线和塞。 优选利用氮化物层形成蚀刻停止层ll和利用氧化物层形成层 间绝缘层12。
通过光和蚀刻过程来蚀刻层间绝缘层12和蚀刻停止层 11,由此形成沟槽13。在包括沟槽13的表面上沉积氮化物层， 通过防止层间绝缘层12的宽度在后续清洗过程(见下段)中 减少来保证位线之间的电容。在本应用中，清洗过程使用氧
化物层蚀刻溶液。蚀刻氮化物层以在沟槽13的侧壁上形成隔 离物14。
之后，通过采用氧化物层蚀刻溶液例如緩沖氧化物蚀刻剂
(BOE )的清洗过程来移除在沟槽13中形成的本生氧化物层。 Ti层15和TiN层16形成为阻挡金属层。优选通过离子金属 等离子体(IMP)沉积法来形成Ti层15和通过金属有机化 学气相沉积(MOCVD)法来形成TiN层16，
实施热处理过程以在Ti层15和半导体衬底10的界面处 形成欧姆接触层17。通过Ti层15的Ti組分和半导体衬底 10的Si组分经热处理过程的反应来形成欧姆接触层17。欧姆 接触层17用于降低接触电阻。在一些实施方案中，快速热退 火(RTA)过程可用作热处理过程。
参考图1B。无定形钛碳氮化物层18被沉积作为胶层。无 定形钛碳氮化物层18用于控制鴒种数量(即初始位线材料)， 鴒种随后在其上形成并且形成为晶体Tid-XNX ( 0.1《xS0.99 ) 的形式。在一些实施方案中，无定形钛碳氮化物层18形成约 10 A 约IOOA的厚度。
可以利用TDMAT (四二甲基胺钛、Ti|N(CH3)2l4)和 TDEAT (四二乙基胺钛，Ti[N(C2H5)2l4)中的一种作为前体， 在TiN沉积室中容易地沉积钛碳氮化物层18,而不使用等离 子体处理。
参考图1C,在无定形钛碳氮化物层18上形成初始位线材 料(例如鵠层19)。
为了形成钨层19，首先在无定形钛碳氮化物层18上形成 鴒种层。此时，鴒种的数量通过无定形钛碳氮化物层18来控 制。
可以通过原子层沉积(ALD)法或通过沉积鴒种层同时 重复供应和清除气体的步骤的脉沖成核层(PNL)法来形成 钨种层。将硼气体加入到包括WF6和SiH4的环境气体，以便 可以形成具有大晶粒尺寸的鵠。在一些实施方案中，形成厚 度为约10 A ~约300A的鵠种层并且在约350。C ~约550。C的
温度下形成钨种层。在一些实施方案中，B2H6气体被用作硼
气体源。然后通过流动Hz和WF6来沉积块状(bulk)鴒，由 此形成鴒层19。可以原位形成块状鴒沉积过程和鴒种沉积过 程。
形成鴒层19的方法可以采用化学气相沉积(CVD)或物 理气相(PVD)法。但是，为了保证符合沟槽13填充的间隙 填充裕度，优选使用具有良好阶梯覆盖特性的CVD法。
如上所述，鵠种层的种数量通过无定形钛碳氮化物层18 来控制，并且鴒种层在包括硼气体的气氛下形成。因此，初 始块状鴒层以无定形态沉积并且在初始块状钨层上沉积结晶 态的鴒。因此，由于在无定形鵠层上形成的结晶钨层具有大 晶粒尺寸，因此可以减少鴒层19的电阻率。
参考图1D，抛光鴒层19以使TiN层16暴露，由此形成 位线19a。
在上述实施方案中，已经描述了在单嵌入结构的沟槽内形 成位线的实施例。应该理解的是，本发明可应用于双嵌入结 构。此外，本发明还可应用于R1E结构，其中首先形成位线， 然后形成绝缘层以使位线相互隔离，这与在预先形成的沟槽 内形成位线的嵌入工艺不同。
图2是图示说明传统位线的电阻率Rs和根据本发明实施 方案的位线的电阻率Rs之间比较结果的图。
从图2可看出，传统位线的电阻率是约270欧/线，而根 据本发明的位线的电阻率为约220欧/线，比现有技术明显降 低。
如上所述，根据本发明，在形成鵠层(即用于初始位线材 料的导电层)之前，形成无定形钛碳氮化物层以控制鵠种层 的种数量。在包括硼气体的气氛下形成钨种层，以形成无定 形态的初始钨层。在无定形鴒层上形成的鴒层具有大晶粒尺 寸。因此，可以降低位线的电阻率，所以可保证器件的电特 性。
虽然已经参考各种实施方案作出了上述说明，但是应该理 解的是，本领域技术人员可以做出各种变化和修改，而不偏 离本详细说明和所附权利要求的精神和范围。
权利要求
1.一种形成半导体器件的方法，包括在提供在半导体衬底上的沟槽上形成阻挡金属层，所述阻挡金属层提供在沟槽的表面上；在阻挡金属层上形成无定形钛碳氮化物层；在无定形钛碳氮化物层上形成钨种层；和在钨种层上形成钨层，以形成导电结构。
2. 权利要求1的方法，其中钨种层直接形成在无定形钛碳氮化 物层上，从而利用无定形钛碳氮化物层来控制钨种层的种数量， 其中导电结构是位线。
3. 权利要求2的方法，其中钨种层在包括硼气体的气氛下形成， 以提供具有大晶粒尺寸的钨种层。
4. 权利要求3的方法，其中钨层直接形成在钨种层上，所述钨层具有结晶态。
5. 权利要求3的方法，其中使用B2H6作为硼气体源。
6. 权利要求l的方法，其中位线具有约220欧/线的电阻率。
7. 权利要求1的方法，其中无定形钛碳氮化物层形成约10A~ 约100A的厚度，其中导电结构是单嵌入结构或双嵌入结构。
8. 权利要求1的方法，其中使用TDMAT (四二甲基胺钛， Ti[N(CH3)24)和TDEAT (四二乙基胺钛，Ti[N(C2H5)2l4)中的 一种作为前体来形成无定形钛碳氮化物层。
9. 权利要求1的方法，其中钨种层在包括SiH4、 WF6和硼气体 的气氛下形成。
10. 权利要求1的方法，其中在约350°C ~约550。C的温度下形成 厚度为约10A~约300A的钨种层。
11. 权利要求1的方法，其中通过原子层沉积(ALD)或脉沖成 核层(PNL)法来形成鵠种层。
12. 权利要求1的方法，还包括在形成阻挡金属层之后，实施热 处理过程以在半导体衬底和阻挡金属层的界面处形成欧姆接触 层。
13. 权利要求12的方法，其中热处理过程采用快速热处理(RTA) 过程。
14. 权利要求1的方法，其中阻挡金属层利用包括Ti层和TiN层 的层来形成。
15. —种形成半导体器件的位线的方法，包括 在其中形成有结构的半导体衬底上形成层间绝缘层，并蚀刻层间绝缘层以形成沟槽；在沟槽上形成阻挡金属层；在阻挡金属层上形成无定形钛碳氮化物层；在包括硼气体的气氛下在无定形钛碳氮化物层上形成钨种 层；和在鵠种层上形成鵠层，以形成位线。
16. 权利要求15的方法，其中无定形钛碳氮化物层形成约10A~ 约IOOA的厚度。
17. 权利要求15的方法，其中利用TDMAT (四二甲基胺钛， Ti[N(CH3)24)和TDEAT (四二乙基胺钬，Ti[N(C2H5)2l4)中的一种作为前体来形成无定形钛碳氮化物层，其中使用B2H6作为硼气体源。
18. 权利要求15的方法，其中所述气氛包括SiH4和WF6，其中 在约350°C ~约550。C的温度下形成厚度为约10A~约300A的鵠 种层，其中鴒种层通过原子层沉积(ALD)或脉冲成核层(PNL) 法形成。
19. 一种形成半导体器件的方法，该方法包括 在提供在半导体衬底上的沟槽上形成阻挡金属层，所述阻挡金属层提供在沟槽的表面上；在阻挡金属层上形成无定形层，所述无定形层包括金属； 在无定形层上形成导电种层，所述导电种层含有给定金属；和 在鵠种层上形成导电层以形成导电结构，所述导电层具有相 同的给定金属。
20. 权利要求19的方法，其中导电种层直接形成在无定形层上， 从而利用无定形层来控制导电种层的种数量，其中鴒种层在包括硼气体的气氛下形成，以提供具有大晶粒 尺寸的导电种层，和其中导电结构是单嵌入结构或双嵌入结构。
21. 权利要求20的方法，其中导电层直接形成在钨种层上，钨层 具有结晶态；其中使用B2H6作为硼气体源；和 其中导电结构为位线。
22. 权利要求19的方法，其中无定形层是无定形钛碳氮化物层， 其中导电种层和导电层均包括钨。
全文摘要
一种形成半导体器件的导电结构(例如位线)的方法，包括在其中形成有结构的半导体衬底上形成阻挡金属层。在阻挡金属层上形成无定形钛碳氮化物层。在包括硼气体的气氛下在无定形钛碳氮化物层上形成钨种层。在钨种层上形成钨层，由此形成位线。
文档编号H01L21/70GK101097886SQ200610168278
公开日2008年1月2日 申请日期2006年12月25日 优先权日2006年6月30日
发明者洪承希, 赵挥元, 郑哲谟, 金恩洙 申请人:海力士半导体有限公司