专利名称：可堆叠式半导体封装结构的制作方法
技术领域：
本发明关于一种可堆叠式半导体封装结构，特别是关于一种 利用支撑组件做为支撑之用的可堆叠式半导体封装结构。
背景技术：
参考图1，显示现有可堆叠式半导体封装结构的剖视示意图。
该现有可堆叠式半导体封装结构1包括第一基板11、芯片12、第 二基板13、若干条导线14及一层封胶材料15。该第一基板11 具有第一表面111及第二表面112。该芯片12以覆晶方式附着至 该第一基板11的第一表面111上。该第二基板13是利用一层黏 胶层16黏附于该芯片12上，该第二基板13具有第一表面131 及第二表面132，其中该第一表面131上具有若干个第一焊垫133 及若干个第二焊垫134。该第二基板13的面积以俯视看会大于该 芯片12的面积，而使得该第二基板13有些部分会延伸于该芯片 12之外，而形成悬空部分。
这些导线14电性连接该第二基板13的这些第一焊垫133至 该第一基板11的第一表面111。该封胶材料15将该第一基板11 的第一表面111、芯片12、导线14及部分该第二基板13包覆， 且暴露出该第二基板13的第一表面131上的这些第二焊垫134， 而形成一个封胶开口 (Mold Area Opening) 17。在通常情况下，该
现有可堆叠式半导体封装结构l可以在该封胶开口 17再迭放另一 封装结构18或其它组件，其中该封装结构18的焊球181电性连 接该第二基板13的这些第二焊垫134。 该现有可堆叠式半导体封装结构1的缺点如下。首先，由于
该第二基板13会有悬空部分，这些第一焊垫133位于该芯片12 相对位置的外围.(即该悬空部分)，且这些第一焊垫133与该芯片 12的边缘的相对位置间的距离定义为一个悬空长度Ll，经实验显 示当该悬空长度Ll大于该第二基板13的厚度Tl三倍以上的情况 下在打线(Wire Bonding)作业时，该悬空部分会有摇晃或是震荡 的情况，而不利打线作业的进行。更甚者，当打线作业时，第二 基板13受到向下应力太大时，会造成该第二基板13破裂(crack)。 其次，由于会有上述摇晃、震荡或是破裂的情况，因此该悬空部 分不能太长，使得该第二基板13的面积受到限制，因而限制于封 胶开口 17暴露出该第二基板13的第一表面131上的这些第二焊 垫134的布局空间。最后，为了减少上述摇晃、震荡或破裂的情 况，该第二基板13的厚度不可太薄，因此该现有可堆叠式半导体 封装结构1的整体厚度无法有效降低。
因此，有必要提供一种新的可堆叠式半导体封装结构，以解 决上述问题。
发明内容
本发明的主要目的在于提供一种面积大、厚度薄且打线时不 会摇晃、震荡或是破裂的可堆叠式半导体封装结构。
为达成前述目的，本发明一种可堆叠式半导体封装结构，其 包括第一基板、芯片、第二基板、若干条第二导线、若千个支撑 组件及一个封胶材料。该第一基板具有第一表面及第二表面。该 芯片位于该第一基板的第一表面，且电性连接至该第一基板的第 一表面。该第二基板位于该芯片上方，该第二基板具有第一表面 及第二表面，该第二基板的第一表面上具有若干个第一焊垫及若 干个第二焊垫，该第二基板的面积大于该芯片的面积。这些、第二 导线是用以电性连接该第二基板的这些第一焊垫至该第一基板的
第一表面。这些支撑组件位于该第一基板的第一表面及该第二基 板的第二表面间，以支撑该第二基板。该封胶材料将该第一基板 的第一表面、芯片、支撑组件、第二导线及第一焊垫包覆而暴露 出第二焊垫。
与现有技术相比，本发明的可堆叠式半导体封装结构在打线 作业时，该第二基板的悬空部分不会有摇晃、震荡或是破裂的情 况，而且该第二基板的面积可以加大，以置放更多组件，此外， 该第二基板的厚度可以减小，进而降低该可堆叠式半导体封装结 构整体的厚度。
图1显示现有可堆叠式半导体封装结构的剖视示意图2显示本发明可堆叠式半导体封装结构的第一实施例的剖 视示意图3显示本发明可堆叠式半导体封装结构的第二实施例的剖 视示意图4显示本发明可堆叠式半导体封装结构的第三实施例的剖 视示意图；及
图5显示本发明可堆叠式半导体封装结构的第四实施例的剖 视示意图。
具体实施例方式
参考图2，显示本发明可堆叠式半导体封装结构的第一实施例 的剖视示意图。该可堆叠式半导体封装结构2包括第一基板21、 芯片22、第二基板23、若干个支撑组件(即若干个虚(du隨y)焊球 29，其不具有电性连接的功能)及一层封胶材料25。该第一基板 21具有第一表面211及第二表面212。该芯片22位于该第一基板 21的第一表面211，且电性连接至该第一基板21的第一表面211。在本实施例中，该芯片22是以覆晶方式附着至该第一基板21的 第一表面211上。
该第二基板23是利用一层黏胶层26黏附于该芯片22上，该 第二基板23具有一个第一表面231及一个第二表面232，其中该 第一表面231上具有若干个第一焊垫233及若干个第二焊垫234。 该第二基板23的面积以俯视看大于该芯片22的面积，而使得该 第二基板23有些部分会延伸于该芯片22之外，而形成悬空部分。 这些第一焊垫233位于该芯片22相对位置的外围(即该悬空部 分)，且这些第一焊垫233与该芯片22的边缘的相对位置间的距 离定义为悬空长度L2。该第二基板23电性连接至该第一基板21。 在本实施例中，该第二基板23的第一焊垫233是利用若干条第二 导线24而电性连接至该第一基板21的第一表面211。
这些虚焊球29位于该第一基板21的第一表面211及该第二 基板23的第二表面232间，以支撑该第二基板23。在本实施例 中，由于这些虚焊球29的支撑，因此即使当该悬空长度L2大于 该第二基板23的厚度T2三倍以上的情况下，在打线作业时，该 第二基板23的悬空部分不会有摇晃或是震荡的情况，而且该第二 基板23的面积可以加大，以置放更多组件，此外，该第二基板 23的厚度可以减小，进而降低该可堆叠式半导体封装结构2整体 的厚度。
该封胶材料25将该第一基板21的第一表面211、该芯片22、 第二导线24、虚焊球29、第一焊垫233及部分该第二基板23包 覆，且暴露出该第二基板23的第一表面231上的这些第二焊垫 234，而形成一个封胶开口 27。在通常情况下，该可堆叠式半导 体封装结构2可以再迭放另一封装结构28或其它组件于该封胶开 口 27，其中该封装结构28的焊球281电性连接该第二基板23的 这些第二焊垫234。
参考图3，显示本发明可堆叠式半导体封装结构的第二实施例的剖视示意图。该可堆叠式半导体封装结构3包括第一基板31、 芯片32、若干条第一导线36、第二基板33、若干个支撑组件(亦 即若干个虚焊球39)及封胶材料35。该第一基板31具有一个第一 表面311及一个第二表面312。该芯片32黏附于该第一基板31 的第一表面311上，且利用若干条第一导线36电性连接至该第一 基板31的第一表面311。
该第二基板33位于该芯片32上方。该第二基板33具有一个 第一表面331及一个第二表面332，其中该第一表面331上具有 若干个第一焊垫333及若干个第二焊垫334。该第二基板33的面 积以俯视看大于该芯片32的面积。该第二基板33的第一焊垫333 利用若干条第二导线34而电性连接至该第一基板31的第一表面 311。
这些虚焊球39位于该第一基板31的第一表面311及该第二 基板33的第二表面332间，以支撑该第二基板33。该封胶材料 35将该第一基板31的第一表面311、芯片32、第一导线36、第 二导线34、虚焊球39、第一焊垫333及部分该第二基板33包覆， 且暴露出该第二基板33的第一表面331上的这些第二焊垫334，
而形成一个封胶开口 37。在通常情况下，该可堆叠式半导体封装 结构3可以再迭放另一封装结构38或其它组件于该封胶开口 37， 其中该封装结构38的焊球381电性连接该第二基板33的这些第 二焊垫334。
参考图4，显示本发明可堆叠式半导体封装结构的第三实施例 的剖视示意图。本实施例的可堆叠式半导体封装结构4与第一实 施例的可堆叠式半导体封装结构2(图2)大致相同，其中相同的组 件标号相同。本实施例的可堆叠式半导体封装结构4与第一实施 例的可堆叠式半导体封装结构2(图2)的不同处仅在于，在本实施 例中这些支撑组件为若干个被动组件40。在本实施例中这些支撑 组件亦可以为若干个柱状支撑件。
参考图5，显示本发明可堆叠式半导体封装结构的第四实施
例的剖视示意图。本实施例的可堆叠式半导体封装结构5与第二 实施例的可堆叠式半导体封装结构3(图3)大致相同，其中相同的 组件标号相同。本实施例的可堆叠式半导体封装结构5与第二实 施例的可堆叠式半导体封装结构3(图3)的不同处仅在于，在本实 施例中这些支撑组件为若干个被动组件50。在本实施例中这些支 撑组件亦可以为若干个柱状支撑件。
本发明的可堆叠式半导体封装结构由于设置有支撑组件，在 打线作业时，该第二基板的悬空部分不会有摇晃、震荡或是破裂 的情况，而且该第二基板的面积可以加大，以置放更多组件，此 外，该第二基板的厚度可以减小，进而降低该可堆叠式半导体封 装结构整体的厚度。
权利要求
1.一种可堆叠式半导体封装结构，其包括具有第一表面及第二表面的第一基板、位于该第一基板的第一表面且电性连接至该第一基板的第一表面的芯片、位于该芯片上方且具有第一表面及第二表面的第二基板，该第二基板的第一表面上具有若干个第一焊垫及若干个第二焊垫，该第二基板的面积大于该芯片的面积、若干条用以电性连接该第二基板的第一焊垫至该第一基板的第一表面的第二导线以及一层封胶材料；其特征在于其还包括位于该第一基板的第一表面及该第二基板的第二表面间，以支撑该第二基板的若干个支撑组件；该封胶材料将该第一基板的第一表面、该芯片、该些支撑组件、该些第二导线及该些第一焊垫包覆而暴露出该些第二焊垫。
2. 如权利要求1所述的可堆叠式半导体封装结构，其特征在 于该芯片是以覆晶方式附着至该第一基板的第一表面上。
3. 如权利要求1所述的可堆叠式半导体封装结构，其特征在 于该芯片是黏附于该第一基板的第一表面上，且利用若干条第 一导线电性连接至该第一基板的第一表面。
4. 如权利要求1所述的可堆叠式半导体封装结构，其特征在 于该第二基板是利用一层黏胶层黏附于该芯片上。
5. 如权利要求1所述的可堆叠式半导体封装结构，其特征在 于该些支撑组件为若干个虚焊球。
6. 如权利要求1所述的可堆叠式半导体封装结构，其特征在 于该些支撑组件为若干个被动组件。
7. 如权利要求1所述的可堆叠式半导体封装结构，其特征在 于该些支撑组件为若干个柱型支撑件。
8.如权利要求1所述的可堆叠式半导体封装结构，其特征在 于该些第一焊垫位于该芯片相对位置的外围。
9.如权利要求8所述的可堆叠式半导体封装结构，其特征在于该些第一焊垫与该芯片的边缘的相对位置间的距离大于该第 二基板的厚度三倍以上。
全文摘要
本发明是关于一种可堆叠式半导体封装结构，包括第一基板、芯片、第二基板、若干条第二导线、若干个支撑组件及一个封胶材料。该芯片位于且电性连接至该第一基板的一个表面上。该第二基板位于该芯片上方，该第二基板的面积大于该芯片的面积，且该第二基板是利用这些第二导线电性连接至该第一基板。这些支撑组件位于该第一基板及该第二基板之间，以支撑该第二基板。该封胶材料将第一基板的一个表面、芯片、第二导线、支撑组件及部分该第二基板包覆，且暴露出该第二基板的一个表面。这样，在打线作业时，该第二基板的悬空部分不会有摇晃或是震荡的情况。
文档编号H01L25/00GK101197353SQ200610168870
公开日2008年6月11日 申请日期2006年12月8日 优先权日2006年12月8日
发明者卢勇利, 翁国良 申请人:日月光半导体制造股份有限公司