专利名称：具有双暴露表面的封装式半导体装置及其制造方法
技术领域：
背景技术：
半导体装置用于许多消费性电子产品中，例如移动电话以及膝上型计算机。然而， 在使用之前，半导体必须经过设计，使得其依从在其将用于其中的产品中所分配的空 间，且解决因所述装置本身的操作所引起的其它问题。
首先，需要在半导体电路小片操作时移除其中的热量，因为电路小片将在操作期 间产生热量。需要进行散热的原因是热量可降低电路小片的效率，或甚至对所述装置 产生致命的影响。已经有人将热夹附接到半导体电路小片，以充当自然的散热片，然 而仍需要散热或冷却所述电路小片的经改善方法。
其次，还需要附接到印刷电路板的多样性方式。因为消费性产品在大小上变得越 来越小，因此对半导体中的多样性的需求越来越大。需要形成具有到印刷电路板(PCB) 的可逆安装能力的封装式半导体装置。另外，需要具有相同焊盘的封装式半导体装置， 所述焊盘可并入有不同的电路小片大小或多个电路小片。电子产品的功能度可改变， 因此需要不同的半导体电路小片或甚至具有相同焊盘的多个电路小片以进行制造。因 此，需要允许不同电路小片尺寸或具有相同焊盘的多个电路小片的封装式装置。本发 明在不同的实施例中共同及分开解决上述问题以及其它问题。
发明内容
本发明的实施例涉及一种封装式半导体装置及一种用于制作所述封装式装置的 方法。
本发明涉及一种半导体装置，其包含(a)至少一个半导体电路小片，其包含
第一表面、第二表面及垂直晶体管，所述垂直晶体管具有至少一个控制区域以及所述第一表面处的至少一个第一端接区域及所述第二表面处的第二端接区域；(b)热夹， 其具有第一表面与第二表面，其中所述第二表面连接到所述半导体电路小片的所述漏 极区域；(C)至少一个第一端接垫结构，其具有第一表面、第二表面及从所述第一端 接垫结构的一个侧延伸的至少一个源极引线，其中所述半导体电路小片的所述第一端 接区域连接到所述第一端接垫结构的所述第一表面；(d)至少一个控制垫结构，其具 有第一表面、第二表面及从所述控制垫结构的一个端延伸的至少一个控制引线，其中 所述半导体电路小片的所述控制区域连接到所述控制垫结构的所述第一表面；(e)至 少一个第二端接垫结构，其具有第一表面、第二表面及从所述第二端接垫结构的一个
端延伸的至少一个第二端接引线，其中所述第二端接垫的所述第一表面连接到所述热 夹的所述第二表面；及(f)非导电铸模材料，其囊封所述半导体电路小片，其中所述 热夹的所述第一表面及所述第一端接垫结构的所述第二表面穿过所述非导电铸模材料 而暴露，且其中所述控制引线、所述第一端接引线及所述第二端接引线穿过所述非导 电铸模材料而暴露。
第一实施例包括金属氧化物半导体场效晶体管。所述实施例包括顶暴露的热夹及 底暴露的源极垫，其中具有一个栅极、源极及漏极区域的半导体电路小片经定向使得 所述半导体电路小片的所述区域接触对应的结构(例如，所述电路小片的源极区域附 接到源极垫)。另外，所述源极、栅极及漏极引线均与所述底暴露的源极垫共面。
第二实施例类似于所述第一实施例，但具有顶暴露源极垫及底暴露热夹，其中所 述源极、栅极及漏极引线均与所述热夹共面。
所述装置的同样具有金属氧化物半导体场效晶体管的第三实施例包含具有两个 源极区域及两个栅极区域的半导体电路小片。因此，需要有两个顶暴露的源极垫，及 附接到所述电路小片的适当区域的两个栅极垫。所述栅极、源极及漏极引线均与所述 底暴露的热夹共面。
所述装置的第四实施例是具有半导体电路小片的顶暴露热夹，所述半导体电路小 片具有两个源极及栅极区域，从而需要两个源极垫及栅极垫来附接到所述电路小片。
本实施例的源极、栅极及漏极引线与所述底暴露的源极垫共面。
所有这些实施例均使用非导电铸模材料来封装，所述材料囊封所述半导体装置以 保护其免受外界污染以及环境因素的破坏。这些实施例并非所述封装式装置的所有实 施例。也可在本发明中使用多个半导体电路小片。另外，所述晶体管也可能是双极垂 直晶体管。然而，此装置的不变特征是由(1)所述控制及第一端接引线，(2)底暴 露的热夹或第一端接垫，及(3)第二端接引线组成的焊盘。
本发明还涉及制作这些装置的方法，其包含(a)提供至少一个半导体电路小 片，其包含第一表面、第二表面及垂直晶体管，所述垂直晶体管具有至少一个控制区 域以及所述第一表面处的至少一个第一端接区域及所述第二表面处的第二端接区域；
(b)提供热夹，其具有第一表面及第二表面；(c)提供呈矩阵格式的引线框架阵列， 所述引线框架包含至少一个第一端接垫结构，其具有从所述第一端接垫结构的其中一个侧延伸的至少一个第一端接引线；至少一个控制垫结构，其具有从所述控制垫结 构的一个端延伸的至少一个控制引线；至少一个第二端接垫结构，其具有从所述第二 端接垫结构的一个端延伸的至少一个第二端接引线，其中所述引线框架具有第一表面 及第二表面；(d)提供非导电铸模材料；(e)将所述半导体电路小片的所述第二端 接区域附接到所述热夹的所述第二表面；(f)将所述半导体电路小片的所述控制区域 附接到所述控制垫结构的所述第一表面且将所述第一端接区域附接到所述引线框架中 的所述第一端接垫结构的所述第一表面；(g)将所述热夹的所述第二表面附接到所述 引线框架中的所述第二端接垫结构的所述第一表面；及(h)用所述非导电铸模材料囊 封所述半导体电路小片、所述热夹及所述引线框架，其中所述热夹的所述第一表面及 所述引线框架的所述第二表面上的所述第一端接垫结构以及所述控制引线、所述第一 端接引线及所述第二端接引线穿过所述铸模材料而暴露。
本发明具有优于现有技术的多个优点。首先，本发明预期有高热容量，因为所述
封装式半导体装置的两侧均暴露。热夹的暴露在所述封装式装置中提供自然的散热片。 暴露热夹及源极垫允许所述半导体在操作时自然地冷却，从而提供改善的热容量。第 二，所述封装式装置的两侧均可附接到PCB。第三，所述封装半导体可并入有不同大 小的半导体电路小片或甚至多个电路小片且仍具有相同的焊盘。第四，所述装置的制
造工艺比较简单，因为可使用经预先镀敷的引线框架，而不必在制造期间来镀敷所述 引线框架。最后，所述装置可灵活地使用铜质凸块及化学镀镍金凸块。
图1显示顶暴露热夹封装式半导体装置的平面图的俯视透视图。 图2显示顶暴露热夹封装式半导体装置的平面图的仰视透视图。 图3显示所述顶暴露热夹封装式半导体装置中部分移除铸模材料及热夹后而暴露
所述半导体电路小片的俯视图。
图4显示所述顶暴露热夹封装式半导体装置中部分移除所述铸模后的仰视图。
图5显示所述顶暴露热夹封装式半导体装置中的部件的分解图。
图6显示所述顶暴露热夹封装式装置的剖面图。
图7显示顶暴露源极垫封装式半导体装置的平面图的俯视透视图。
图8显示所述顶暴露源极垫封装式半导体装置的平面图的仰视透视图。
图9显示所述顶暴露源极垫封装式半导体装置中部分移除铸模后的俯视图。
图10显示所述顶暴露源极垫封装式半导体装置中部分移除所述铸模材料及热夹
后而暴露所述半导体电路小片的仰视图。
图11显示所述顶暴露源极垫封装式装置的剖面图。
图12显示具有电路小片的顶暴露源极垫封装式半导体的示意图的俯视透视图， 所述电路小片具有多个源极及栅极区域。图12a显示具有电路小片的顶暴露源极垫封装式半导体的示意图的剖面图，所述 电路小片具有多个源极及栅极区域。
图13显示具有电路小片的顶暴露热夹封装式半导体的示意图的俯视透视图，所 述电路小片具有多个源极及栅极区域。
图13a显示具有电路小片的顶暴露热夹封装式半导体的示意图的剖面图，所述电 路小片具有多个源极及栅极区域。
图14显示制造所述封装式半导体装置的方法的工艺流程。
具体实施例方式
本发明涉及一种封装式半导体装置。所述装置包括半导体电路小片，例如倒装芯 片，其表面具有至少一个栅极及源极区域且在相对的表面上具有漏极区域。所述半导 体电路小片可在所述源极/栅极表面上具有凸出部分，所述表面将所述倒装芯片耦合到 引线框架中的电路小片附接垫的表面，或更具体来说耦合到所述源极及栅极垫。所述 倒装芯片的漏极区域附接到所述热夹的一个表面。所述装置可具有顶暴露或热夹或源 极垫，且将分别具有底暴露的源极垫或热夹。然后，用非导电铸模材料(例如塑料树 脂)来覆盖此经组装的装置。所述铸模材料是保护所述倒装芯片免受其环境内的污染 或其它因素的破坏且还电隔离所述装置内的某些部件(例如，将所述栅极垫与所述源 极垫电隔离)所必须的。然而，不论所述源极垫及热夹是顶暴露还是底暴露，所述栅 极、源极及漏极引线穿过所述铸模材料而暴露，如同所述源极垫及热夹的外表面。不 论所述底暴露的表面是源极垫还是热夹，所述引线均与其共面。
所述封装式半导体装置具有数个优点。热夹及源极垫的暴露提供高热容量，其在 所述电路小片操作时提供冷却机制。另外，本发明可具有不同大小半导体电路小片或 多个电路小片的实施例，且仍具有相同的焊盘。可对半导体电路小片的类型或数量做 出调整而不牺牲封装的形状，且因此实现所述封装式半导体将在其中使用的端产品的 制造中的一致性。另外，本发明的形状可媲美8引脚小轮廓封装(StdS08)及无损耗 封装(FLPAK)装置。
图l-13a显示本发明的数个实施例，而图14显示制造所述装置的方法。图1及2 中显示具有顶暴露的热夹100的封装式半导体装置的第一实施例，其将倒装芯片用作 所述半导体电路小片。所述装置包括热夹101、栅极引线104、源极引线105、漏极引 线106、源极垫108、栅极垫109及非导电铸模材料103。热夹101及源极垫108各自 具有穿过非导电铸模材料103而暴露的一个表面。栅极垫109虽然穿过铸模材料103 而暴露但由非导电油墨覆盖。参照图2，栅极引线104及源极引线105在封装式半导 体100的左侧上穿过铸模材料103而横向暴露，而漏极引线106穿过铸模材料103在 右侧上横向暴露。
图1及2仅显示一个栅极引线104、三个源极引线105及四个漏极引线106。其它实施例具有多个源极及栅极引线，其中每一引线附接到个别的源极垫或栅极垫。栅 极引线104及源极引线105具有鸥翼形状，使得引线104、 105与底暴露的源极垫108 共面。本发明的重要特征是栅极引线104、源极引线105及漏极引线106与源极垫108 的共面性质，以便产生焊盘。对于其中使用所述半导体的其它装置来说，形成单一的 焊盘对于制造目的来说至关重要。
图3及4显示此第一实施例中的封装式半导体100的顶部与底部两者的剖视图。 从此图可出的特征是热夹101与源极垫108两者上的半蚀刻部分114、 116。热夹101 周围的半蚀刻部分114锁住非导电铸模材料103。同样，源极垫108周围的半蚀刻部 分116也将非导电铸模材料103锁定到所述装置，从而形成封装式半导体装置100。
从图3中的剖视图向内看，焊料膏层115将热夹101连接到倒装芯片112的漏极 区域。倒装芯片112在一侧上具有漏极区域，其相对侧存放所述源极及栅极区域。此 第一实施例中的倒装芯片112显示面向热夹101的未暴露表面的漏极区域。漏极垫113 也由焊料膏115附接到热夹101的未暴露表面。倒装芯片112具有从所述栅极与源极 区域两者突出的多个凸块，其被焊料膏覆盖，所述焊料膏在源极垫108、栅极垫109 与倒装芯片112之间形成牢固的连接。在此第一实施例中存在分别各自从倒装芯片112 的栅极区域及源极区域突出的一个栅极凸块111及数个源极凸块110。栅极凸块111 与栅极垫109以及源极凸块110与源极垫108分别由焊料膏附接。
另夕卜，联结杆107从源极垫108处突出。联结杆107将所述源极垫连接到所述引 线框架。 一般来说，在制造中使用所述引线框架。所述引线框架存放所述源极、栅极 及漏极引线及垫或电路小片附接垫及引线。这些引线框架呈阵列格式，在此处其全部 由联结轨互连。所述联结轨与(举例来说)用联结杆支撑在所述两个联结轨之间的所 述电路小片附接垫及引线彼此平行地伸展。所述联结杆在制造期间支撑所述电路小片 附接垫，且将所述电路小片附接垫(悬挂在中间)附接到所述联结轨。 一旦将所述半 导体电路小片附接到所述引线框架中的电路小片附接垫并对所述引线框架施加铸模， 那么然后可将其切割为个别件或从所述引线框架中击出，从而留下封装式半导体装置。 在此实例中，联结杆107在组装期间支撑源极垫108。
图4显示第一实施例中的封装式半导体100的底暴露源极垫108的剖视图。源极 垫108在其周界具有半蚀刻部分116以将铸模材料103锁至装置100。栅极垫109及 漏极垫113并不直接接触源极垫108。铸模材料103完全包围源极垫108的边缘，其 中源极垫108的表面穿过铸模材料103而暴露，使得源极垫108不直接接触栅极垫109 与漏极垫113。铸模材料103进一步部分地覆盖源极引线105、栅极引线104及漏极引 线106，使得所述引线穿过铸模材料103而暴露。可从最靠近从源极垫108延伸的漏 极垫113的侧上看到联结杆107，其为来自引线框架的残余部分。栅极垫109具有从 其延伸的栅极引线104且还具有半蚀刻部分118。同样，半蚀刻部分118可用于将铸 模材料103锁至所述结构，以便适当地封装所述装置。
图5是所述封装式半导体装置从顶部到底部的分解图，图中显示热夹IOI，其周界具有半蚀刻部分114;倒装芯片112,其漏极区域面向热夹101;源极垫109，其 具有源极引线105及焊料膏117以接纳及附接倒装芯片112的源极区域上的凸块；栅 极垫109，其具有栅极引线104及焊料膏117以将倒装芯片112上的栅极凸块接纳及 附接到栅极垫109;漏极垫113，其具有漏极引线106;及铸模材料103以囊封所述装 置。
图6是封装式半导体装置100的剖面图。从左到右移动，图中将栅极引线104显 示为部分由铸模材料103覆盖。注意栅极垫109，可看见半蚀刻部分118如同栅极垫 109与源极垫108之间的铸模材料103，以便使所述两个结构电隔离。另外，可看见源 极垫108的周界周围的半蚀刻部分116。在源极垫108与栅极垫109两者上的是焊料 膏in，其将从倒装芯片112突出的源极凸块IIO及栅极凸块111分别连接到源极垫 108及栅极垫109。倒装芯片112的漏极区域通过焊料膏115附接到热夹101。漏极垫 113也通过与倒装芯片112在同一表面上的焊料膏115附接到热夹101。漏极垫113 及倒装芯片112还通过铸模材料112电隔离。漏极引线106延伸穿过铸模材料103。 漏极引线106、源极引线[此图中未显示]及栅极引线104与底暴露源极垫108共面，从 而形成焊盘。
在第二实施例中，图7及8显示出具有顶暴露源极垫的封装式半导体装置200。 图7显示源极垫201的穿过铸模材料203而暴露的一个表面。栅极垫202也穿过铸模 材料203而暴露，但被非导电油墨覆盖。栅极引线205、源极引线206及漏极引线207 穿过铸模材料203而暴露。图8显示封装式半导体200的底侧，其中热夹209的一个 表面穿过铸模材料203而暴露。栅极引线205、源极引线206及漏极引线207与热夹 209共面，从而形成焊盘。
图9及10是第二实施例的从顶部及底部角度的剖视图。参照图9，可在源极垫 201周围看见半蚀刻部分211特征，其用于将铸模材料203锁至源极垫201。源极垫 201具有联结杆208，其是引线框架的残余部分。栅极垫202具有用于将铸模材料203 锁至栅极垫202的半蚀刻部分218。铸模材料203完全包围源极垫201，使得源极垫 203与栅极垫202或漏极垫210之间无直接连接。
图10显示封装式半导体200的仰视图。热夹209在周界周围具有用于锁定非导 电铸模材料203的半蚀刻部分216。焊料膏213将漏极垫210及倒装芯片212粘着到 热夹210的未暴露表面。倒装芯片212在所述芯片的一个侧上具有漏极区域且在相对 侧上具有栅极及源极区域。倒装芯片212具有栅极凸块215及多个源极凸块214，其 分别从倒装芯片212上的相应栅极及源极区域突出。这些凸块214、 215将倒装芯片 212连接到源极垫201及栅极垫202。源极引线206、栅极引线205及漏极引线207与 热夹209共面。
参照图11，其显示半导体装置200的剖面图。栅极引线205及源极引线[此图中 未显示]与热夹209共面。栅极引线205由非导电铸模材料203部分地覆盖。栅极垫 202由铸模材料203覆盖，从而将其与源极垫201隔离。栅极垫203及源极垫201具有焊料膏217，其将从倒装芯片212突出的栅极凸块215及源极凸块214分别连接到 栅极垫202及源极垫201。在倒装芯片212的相对侧上的是用于将倒装芯片212附接 到热夹209的焊料膏213。漏极垫210也由焊料膏213附接到热夹209。铸模材料203 将漏极垫210与倒装芯片212分离，且还部分地覆盖漏极引线207。漏极引线207与 热夹209共面。
图12、 12a、 13及13a显示两个其它实施例，其中倒装芯片309、 409具有多个 栅极及源极区域。具体来说，倒装芯片309、 409具有两个栅极区域及两个源极区域。 图12及12a显示第三实施例中的顶暴露源极垫封装式半导体300，而图13及13a显 示第四实施例中的顶暴露热夹封装式半导体400。
图12及12a显示从栅极垫303延伸穿过非导电铸模材料314的栅极引线304。同 样地，源极引线305从源极垫302延伸穿过非导电铸模材料314。源极垫302穿过铸 模材料314而暴露。源极引线305与栅极引线304均具有阶梯形状，使得其与热夹301 共面。装置300中所形成的悍盘与第二实施例中所形成的焊盘相同。热夹301具有穿 过铸模材料314的底暴露表面，且具有半蚀刻部分313以锁定铸模材料314。倒装芯 片309及漏极垫308由焊料膏附接到热夹301。倒装芯片309由焊料膏连接到源极垫 302及栅极垫303，所述焊料膏分别固持及接纳源极凸块311及栅极凸块310。栅极垫 303与源极垫302由铸模材料314分离，且源极垫302在周界周围具有用于锁定铸模 材料314的半蚀刻部分312。从图12a中的透视图也可看见栅极垫303中的半蚀刻部 分315。另外，源极垫302具有联结杆307，其是在制造中使用的引线框架的残余部分。 这些联结杆307将两个漏极垫308分离且延伸穿过铸模材料314。
图13及13a显示顶暴露热夹401及具有倒装芯片404的底暴露源极垫402，倒装 芯片404具有两个栅极区域及源极区域，其对应于两个栅极垫403、源极垫402及漏 极垫405。源极引线405及栅极引线404具有鸥翼形状，使得其与源极垫402及漏极 引线406共面。此装置中所形成的焊盘与第一实施例中所形成的焊盘相同。源极引线 406、栅极引线407及漏极引线406与源极垫402共面。除热夹301通过底暴露源极垫 302而顶暴露之外，半导体装置400的特征与图12及12a中的半导体装置300相似， 而图13及13a中的热夹401及源极垫402位于相对的位置。
图14显示用于制造所述封装式半导体装置的工艺。不同实施例的制造方法相同， 但将在所使用的半导体电路小片的数量或类型以及源极、漏极及栅极结构(即，包含 垫与引线两者的结构)的数量及类型方面不同。将焊料膏散布在所述热夹的表面上， 其呈阵列格式，且将所述半导体电路小片的漏极区域附接到所述热夹(步骤501、502)。 然后将具有所附接的电路小片的热夹单个化(步骤503)。然后，通过将焊料膏散布
在所述源极垫及栅极垫将接纳所述半导体电路小片上的源极及栅极凸块的区域处来准 备引线框架(步骤504)。将所述焊料膏同时散布在用以附接到所述热夹的漏极垫上 (步骤504)。然后将具有所述电路小片的热夹附接到所述引线框架(步骤505)。使 用回流工艺来最终接合(1)所述热夹及电路小片，(2)所述热芯片及漏极垫，(3)所述栅极垫及栅极凸块，及(4)所述源极垫及源极凸块[未显示]。
在所述回流工艺之后，然后通过施加非导电铸模材料来囊封所述装置、使所述热 夹、源极垫以及栅极引线、源极引线及漏极引线穿过所述铸模材料而暴露来封装所述
装置(步骤506)。铸模所述装置的方法是所属技术领域的技术人员已知的。然后可 标记所述经封装装置(步骤507)。在标记所述装置之后，将其修整及形成(步骤508)。 然后可通过所属技术领域中已知的任何方法(例如锯割)来单个化所述装置，从而可 将所述栅极垫、源极垫及漏极垫全部从所述引线框架阵列断开且从连接所述引线框架 阵列的联结轨切割出所述联结杆(步骤509)。所得产品是具有双暴露表面及与底暴 露表面共面的引线的封装式半导体装置。
已结合垂直金属氧化物半导体场效晶体管说明了上述实施例。然而，所属技术领 域的技术人员应了解，也可用其它晶体管及装置来代替。举例来说，可用垂直双极晶 体管来代替所述金属氧化物半导体场效晶体管，其发射极区域及触点对应于源极区域 及触点，基极区域及触点对应于栅极区域及触点，而集电极区域及触点对应于漏极区 域及漏极触点。
虽然已参照优选实施例说明了本发明，但所属技术领域的技术人员应了解，可在 不背离本发明的范围的前提下对其做出各种改变且可以等效例来代替其元件以适应于
特定情况。因此，并不期望本发明受限于本文所揭示的涵盖用于实行本发明的最佳模 式的特定实施例，而是本发明将包括归属于随附权利要求书的范围及精神中的所有实施例。
参考列表
100- 顶暴露热芯片封装式半导体
101- 热芯片
103- 铸模材料
104- 栅极引线
105- 源极引线
106- 漏极引线
107- 联结杆
108- 源极垫
109- 栅极垫
110- 源极凸块
111- 栅极凸块
112- 倒装芯片
113- 漏极垫
114- 热芯片周围的半蚀刻部分
115- 用以将热芯片及漏极垫附接到倒装芯片的焊料膏
116- 源极垫周围的半蚀刻部分117- 用以将源极垫及栅极垫附接到倒装芯片的焊料膏
118- 栅极垫周围的半蚀刻部分
200- 顶暴露源极垫半导体
201- 源极垫
202- 栅极垫
203- 铸模材料
205- 栅极引线
206- 源极引线
207- 漏极引线
208- 联结杆
209- 热芯片
210- 漏极垫
211- 源极垫周围的半蚀刻部分
212- 倒装芯片
213用以将热芯片及漏极垫附接到倒装芯片的焊料膏
214- 源极凸块
215- 栅极凸块
216- 热芯片周围的半蚀刻部分
217- 用以将栅极垫及源极垫附接到倒装芯片的焊料膏
218- 栅极垫周围的半蚀刻部分
300- 具有倒装芯片的顶暴露源极垫封装式半导体，所述倒装芯片具有多个源极及 栅极区域
301- 热芯片
302- 源极垫
303- 栅极垫
304- 栅极引线
305- 源极引线
306- 漏极引线
307- 联结杆
308- 漏极垫
309- 倒装芯片
310- 栅极凸块
311- 源极凸块
312- 源极垫周围的半蚀刻部分
313- 热芯片周围的半蚀刻部分
314- 铸模材料315-栅极垫周围的半蚀刻部分
400- 具有倒装芯片的顶暴露热芯片封装式半导体，所述倒装芯片具有多个源极及 栅极区域
401- 热芯片
402- 源极垫
403- 栅极垫
404- 栅极引线
405- 源极引线
406- 漏极引线
407- 联结杆
408- 漏极垫
409- 倒装芯片
410- 栅极凸块
411- 源极凸块
412- 源极垫周围的半蚀刻部分
413- 热芯片周围的半蚀刻部分
414- 铸模材料
415- 栅极垫周围的半蚀刻部分
步骤501-将焊料膏散布到半导体电路小片的热芯片及漏极区域上。
步骤502-将倒装芯片附接到热芯片
步骤503-单个化热芯片
步骤504-将焊料膏散布到引线框架上
步骤505-将半导体电路小片及热芯片附接到引线框架
步骤506-铸模材料囊封
步骤507-经封装装置的标记
步骤508-经封装装置的修整及形成
步骤509-单个化经封装装置
权利要求
1、一种封装式半导体装置，其包含a. 至少一个半导体电路小片，其包含具有至少一个控制区域以及至少一个第一端接区域及一第二端接区域的垂直晶体管；b. 热夹，其具有第一表面及第二表面，其中所述热夹的所述第二表面连接到所述半导体电路小片的所述第二端接区域；c. 至少一个第一端接垫结构，其具有第一表面、第二表面及从所述第一端接垫结构的一侧延伸的至少一个第一端接引线，其中所述半导体电路小片的所述第一端接区域连接到所述第一端接垫结构的所述第一表面；d. 至少一个控制垫结构，其具有第一表面、第二表面及从所述控制垫结构的一端延伸的至少一个控制引线，其中所述半导体电路小片的所述控制区域连接到所述控制垫结构的所述第一表面；e. 至少一个第二端接垫结构，其具有第一表面、第二表面及从所述第二端接引线垫结构的一端延伸的至少一个第二端接引线，其中所述第二端接垫的所述第一表面连接到所述热夹的所述第二表面；及f. 非导电铸模材料，其囊封所述半导体电路小片，其中所述热夹的所述第一表面及所述第一端接垫结构的所述第二表面穿过所述非导电铸模材料而暴露，且其中所述控制引线、所述第一端接引线及所述第二端接引线穿过所述非导电铸模材料而暴露。
2、 如权利要求1所述的装置，其中所述热夹的所述第一表面穿过所述铸模材料 而顶暴露且所述第一端接垫结构的所述第二表面穿过所述铸模材料而底暴露。
3、 如权利要求2所述的装置，其中所述控制引线、所述第一端接引线及所述第 二端接引线与所述第一端接垫结构的所述底暴露第二表面共面。
4、 如权利要求1所述的装置，其中所述第一端接垫结构的所述第二表面穿过所 述铸模材料而顶暴露且所述热夹的所述第一表面穿过所述铸模材料而底暴露。
5、 如权利要求4所述的装置，其中所述控制引线、所述第一端接引线及所述第 二端接引线与所述热夹的所述底暴露第一表面共面。
6、 如权利要求1所述的装置，其中所述半导体电路小片是金属氧化物半导体场 效晶体管且所述第一端接区域是源极区域，所述控制区域是栅极区域，所述第二端接 区域是漏极区域，且其中所述第一端接垫结构及引线是源极垫及引线，所述控制垫结 构及引线是栅极垫及引线，且所述第二端接垫结构及引线是漏极垫及引线。
7、 如权利要求1所述的装置，其中所述半导体电路小片是双极晶体管且所述第 一端接区域是发射极区域，所述控制区域是基极区域，且所述第二端接区域是集电极 区域，且其中所述第一端接垫结构及引线是发射极垫及引线，所述控制垫结构及引线 是基极垫及引线，且所述第二端接垫结构及引线是集电极垫及引线。
8、 一种用于制作封装式半导体装置的方法，所述方法包含a. 提供至少一个半导体电路小片，其包含具有至少一个控制区域以及至少一 个第一端接区域及一第二端接区域的晶体管；b. 提供热夹，其具有第一表面及第二表面C.提供呈矩阵格式的引线框架阵列，所述引线框架包含至少一个第一端接 垫结构，其具有从所述第一端接垫结构的一侧延伸的至少一个第一端接引 线；至少一个控制垫结构，其具有从所述控制垫结构的一端延伸的至少一 个控制引线；及至少一个第二端接垫结构，其具有从所述第二端接垫结构 的一端延伸的至少一个第二端接引线，其中所述引线框架具有第一表面及 第二表面；d. 提供非导电铸模材料；e. 将所述半导体电路小片的所述第二端接区域附接到所述热夹的所述第二 表面；f. 将所述半导体电路小片的所述控制区域附接到所述控制垫结构的所述第 一表面且将所述第一端接区域附接到所述引线框架中的所述第一端接垫 结构的所述第一表面；g. 将所述热夹的所述第二表面附接到所述引线框架中的所述第二端接垫结 构的所述第一表面；h. 用所述非导电铸模材料囊封所述半导体电路小片、所述热夹及所述引线框 架，其中所述热夹的所述第一表面及所述引线框架的所述第二表面上的所述第一端接垫结构以及所述控制引线、所述第一端接引线及所述第二端接 弓I线穿过所述铸模材料而暴露。
9、 如权利要求8所述的方法，其进一步包含用焊料膏附接所述半导体电路小片、 所述引线框架及所述热夹。
10、 如权利要求9所述的方法，其进一步包含在囊封之前使用回流工艺。
11、 如权利要求10所述的方法，其进一步包含标记所述装置。
12、 如权利要求ll所述的方法，其进一步包含从所述引线框架单个化所述装置。
13、 如权利要求8所述的方法，其中所述半导体电路小片是金属氧化物半导体场 效晶体管且所述第一端接区域是源极区域，所述控制区域是栅极区域，所述第二端接 区域是漏极区域，且其中所述第一端接垫结构及引线是源极垫及引线，所述控制垫结 构及引线是栅极垫及引线，且所述第二端接垫结构及引线是漏极垫及引线。
14、 如权利要求8所述的方法，其中所述半导体电路小片是双极晶体管且所述第 一端接区域是发射极区域，所述控制区域是基极区域，且所述第二端接区域是集电极 区域，其中所述基极区域设置在所述发射极与集电极区域之间，且其中所述第一端接垫结构及引线是发射极垫及引线，所述控制垫结构及引线是基极垫及引线，且所述第 二端接垫结构及引线是集电极垫及引线。
全文摘要
所主张的发明是一种具有双暴露表面的封装式半导体装置及一种制造所述装置的方法。热夹及一个或多个源极垫穿过用于封装所述装置的非导电铸模材料而暴露在所述装置的相对端上。所述热夹及源极垫可以是顶暴露或底暴露。栅极、源极及漏极引线穿过所述铸模材料而暴露，且所有引线均与所述底暴露表面共面。所述装置可具有多个半导体电路小片或各种大小的电路小片，但仍具有单一不变的焊盘。所述制造方法需要将所述半导体电路小片附接到热夹，且然后将具有所附接热夹的电路小片附接到引线框架。然后，依序铸模、标记、修整及单个化所得装置，从而形成具有双暴露表面的封装式半导体装置。
文档编号H01L23/34GK101421840SQ200680048458
公开日2009年4月29日 申请日期2006年12月29日 优先权日2005年12月30日
发明者罗梅尔·N·马纳塔德, 鲁宾·P·马德里 申请人:飞兆半导体公司