专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造技术，尤其涉及一种有效地应用于需要安全性的半导体器件，例如IC(集成电路)卡及其制造的技术。
背景技术：
WO03/015169公开一种提高在半导体器件中存储的信息的安全性的技术。更具体地说，提供电源电压以将驱动电压提供到半导体芯片中的集成电路的布线如此形成，以便覆盖半导体芯片的主表面。如果去除布线以便分析存储在芯片中的信息，集成电路将变得不可操作以防止信息分析。还提供用于检测布线处理的处理检测电路。当处理检测电路检测到布线的处理时，集成电路适合于复位。
日本未经审查专利公布No.2000-183291公开一种半导体器件，其使得难以分析电路结构从而防止其他人对电路结构的未授权复制或模仿或者信息的篡改。更具体地说，几乎不透光的应变氧化铝膜和导电金属膜的层压提供在半导体芯片的电路结构上形成的保护膜上。
发明内容
在IC卡(半导体器件)中，数据从存储器中的读取以及到存储器中的写入由包含在其中的CPU(中央处理单元)的功能管理。IC卡自身具有执行加密处理的高安全性功能。因为它具有比磁卡更大的存储容量，IC卡已经考虑在包括金融、配送、医疗服务、交通、运输和教育的领域中用作信息存储介质。
IC卡通常具有在基本上与名片相同大小的塑料膜的一部分中形成的凹槽，并且封装的半导体芯片嵌入凹槽中。包括多层布线、MISFET等的元件在半导体芯片中形成，并且表面保护膜在芯片的最上层上形成。如此构造的IC卡需要具有高安全性特征。为此，使关于在半导体芯片内部形成的多层布线的布局的信息不可见，从而使得难以分析在半导体芯片内部形成的集成电路是重要的。
提高存储在半导体器件，例如IC卡中的信息的安全性的技术包括涉及使用在半导体芯片中形成的布线层形成安全性屏蔽图案以便提供信息安全性的技术。例如，该技术涉及形成嵌入布线之间的自由空间中的伪图案或布线，从而使得难以读取关于多层布线的布局信息。此外，另一种技术涉及形成覆盖半导体芯片的一个功能模块例如掩模ROM(只读存储器)、逻辑电路或SRAM(静态随机存取存储器)的相对大的整体图案，从而使在整体图案下面存在的功能模块较不可识别。而且，提出所谓主动式屏蔽技术，其涉及布置与电源布线和GND布线相邻形成的布线图案，并且当电检测到开路或短路时强制复位在半导体芯片中或半导体芯片上形成的集成电路。
另一方面，近年来，IC卡需要具有对可能通过用光照射半导体芯片并且供给电流通过在半导体芯片中形成的pn结等而使得IC卡出现故障的测量的抵抗。为了解决该问题，提出一种技术，其涉及将设计以由pn结等检测光，并且强制复位在半导体芯片中形成的集成电路的光检测器嵌入芯片中。也提出另一种技术，其涉及在半导体芯片的最上层上形成的表面保护膜(钝化膜)上提供不透光材料。
形成覆盖功能模块的整体图案的上述技术具有截止光，例如激光或闪光的显著效应，但是具有如下问题，即整体图案可以由物理方法例如FIB(聚焦离子束)相对容易地去除。
相反，主动式屏蔽技术设计以检测开路或短路，以便当布线图案由物理方法故意去除时复位集成电路。主动式屏蔽技术具有对物理攻击的显著抵抗。但是，因为光传输通过布线之间的空间，主动式屏蔽技术具有如下问题，即它对使用光的攻击敏感。在这点上，对于形成伪图案的技术同样适用。
整体图案形成技术与主动式屏蔽技术的结合可以获得二者的优点。但是，这导致因与基本上实际布线无关的布线层数目的增加而引起的半导体器件成本的增加的另一个问题。
在半导体芯片中提供光检测器的技术中，可以装配在芯片中的光检测器的数目是有限的。如果约束光束，例如聚集光或激光，施加到芯片而避开光检测器的位置，那些检测器不能不利地检测光。在表面保护膜外部提供的光阻挡材料可能容易不利地去除而对半导体芯片自身不具有任何影响。
因此，本发明的目的在于提供一种提高存储在半导体器件中的信息的安全性的技术。
本发明的上述和其他目的以及新的特征将从下面参考附随附图的描述中明显。
在本申请中公开的本发明的典型特征的概要将如下简要地描述。
根据本发明一方面的半导体器件包括(a)在半导体衬底上形成的最上布线层，(b)在最上布线层上形成的层间绝缘膜，以及(c)在层间绝缘膜上形成的表面保护膜。削弱可见光和特定波长范围内的激光的有色薄膜在层间绝缘膜中或层间绝缘膜处形成。
根据本发明另一方面制造半导体器件的方法包括步骤(a)在半导体衬底上形成布线层，(b)在布线层上形成层间绝缘膜，以及(c)在层间绝缘膜上形成表面保护膜。(b)步骤包括(d)形成削弱可见光和特定波长范围内的激光的有色薄膜的步骤。
由这里公开的本发明的典型特征获得的效应将如下简要地描述。
半导体芯片的层间绝缘膜中有色薄膜的这种形成可以减小半导体芯片中的电路信息被读出的可能性，从而防止因光的照射而引起的半导体器件的故障。
图1是显示根据本发明第一优选实施方案的IC卡的整体平面图；图2是沿着图1的线A-A而获取的剖面图；图3是显示图2的修改实例的剖面图；图4是显示在半导体芯片中形成的各个元件的布局结构的顶视图；图5是显示第一实施方案的半导体器件的剖面的剖面图；图6是显示第一实施方案的半导体器件的制造步骤的剖面图；图7是显示图6的步骤之后，半导体器件的制造步骤的剖面图；图8是显示图7的步骤之后，半导体器件的制造步骤的剖面图；图9是显示图8的步骤之后，半导体器件的制造步骤的剖面图；图10是显示图9的步骤之后，半导体器件的制造步骤的剖面图；图11是显示图10的步骤之后，半导体器件的制造步骤的剖面图；图12是显示图11的步骤之后，半导体器件的制造步骤的剖面图；图13是显示图12的步骤之后，半导体器件的制造步骤的剖面图；图14是显示图13的步骤之后，半导体器件的制造步骤的剖面图；图15是说明形成有色薄膜的步骤的流程图；图16是显示图14的步骤之后，半导体器件的制造步骤的剖面图；图17是显示图16的步骤之后，半导体器件的制造步骤的剖面图；图18是显示图17的步骤之后，半导体器件的制造步骤的剖面图；
图19是根据本发明第二优选实施方案的半导体器件的剖面的剖面图；图20是显示第二实施方案的半导体器件的制造步骤的剖面图；图21是显示图20的步骤之后，半导体器件的制造步骤的剖面图；图22是显示图21的步骤之后，半导体器件的制造步骤的剖面图；图23是显示图22的步骤之后，半导体器件的制造步骤的剖面图；图24是显示图23的步骤之后，半导体器件的制造步骤的剖面图；图25是显示图24的步骤之后，半导体器件的制造步骤的剖面图；图26是显示第二实施方案的修改实例的剖面图；图27是显示第二实施方案的另一个修改实例的剖面图；图28是显示根据本发明第三优选实施方案的半导体器件的制造步骤的剖面图；图29是显示图28的步骤之后，半导体器件的制造步骤的剖面图；图30是显示图29的步骤之后，半导体器件的制造步骤的剖面图；图31是显示图30的步骤之后，半导体器件的制造步骤的剖面图；图32是根据本发明第四优选实施方案的半导体器件的剖面图；图33是显示第四优选实施方案的半导体器件的制造步骤的剖面图；图34是显示图33的步骤之后，半导体器件的制造步骤的剖面图；图35是显示图34的步骤之后，半导体器件的制造步骤的剖面图；以及图36是显示图35的步骤之后，半导体器件的制造步骤的剖面图。
具体实施例方式
如果为了方便必要的话，下面的实施方案将通过划分成多个部分或实施方案来描述。但是，除非另外指定，它们并不是彼此不相关。实施方案中的一个应与另一个的一些或全部的修改、细节和补充说明相关。
当在实施方案的下面描述中涉及元件的数目等(包括件数，数值，数量，范围等)时，其数目并不局限于特定数目，并且可以大于、或小于、或等于特定数目，除非原则上另外指定且明确局限于特定数目。
同样无需说，在实施方案的下面描述中使用的组成部分(元件或处理步骤等)不总是必需的，除非原则上另外指定或认为明确地必需。
类似地，当在实施方案的下面描述中涉及组成部分等的形状、位置关系等，它们将包括与它们的形状等基本上相似或类似的形状，除非原则上另外指定或认为不明确如此等。对于上述数值和范围同样适用。
为了说明实施方案，相同的附图标记原则上遍及所有附图用来指相同或类似的部分，因此将省略其重复描述。
第一优选实施方案图1是根据本发明第一优选实施方案的IC卡(半导体器件)1的整体平面图。图2是沿着图1的线A-A而获取的剖面图。
IC卡1在包括金融、配送、医疗服务、交通、运输和教育的领域中用作各种信息存储介质，例如电子货币、信用卡、蜂窝式电话、付费卫星广播接收器、身份证、执照、保险卡、电子海图、电子铁路票等。IC卡1由具有例如矩形平面形状的塑料膜制成。IC卡长和宽例如大约为85.47～85.72mm×53.92～54.03mm，以及厚度大约为0.68～1.84mm。
具有基本上矩形平面形状的信息存储区2提供在IC卡1的主表面的一部分中。信息存储区2如图2中所示具有形成于其中的凹槽3，并且半导体芯片4包含于其中的封装5嵌入凹槽3中。信息存储区2的长和宽例如大约为11.4×12.6mm。
半导体芯片4装配在封装衬底5a上，其主表面(器件形成表面)指向凹槽3的底部，且其背面与封装衬底5a接触。半导体芯片4具有经由例如金(Au)制成的焊丝5b连接到在封装衬底5a上形成的焊台(电极)的焊垫。如此构造的半导体芯片4和焊丝5b由例如环氧树脂制成的密封树脂5c密封。封装衬底5a的背表面，也就是，与半导体芯片4的装配表面相对的表面面向IC卡1的前表面侧。多个电极在封装衬底5a的背表面上形成以电连接到在封装衬底5a的前表面(半导体芯片4的装配表面)上形成的焊台(电极)。通过这些电极，半导体芯片4可以从外部访问。也就是，数据可以经由在IC卡1的表面上形成的多个电极发送到嵌入IC卡1内部的半导体芯片4以及从那里接收。
供使用的半导体芯片4的装配方法可能不仅包括如图2中所示的方法，而且包括例如图3中所示的面向下的焊接方案。也就是，可以使用这种方案，其中凸块电极5d在半导体芯片4的外部端子上形成，且半导体芯片4装配在封装衬底5a上，芯片4的主表面指向封装衬底5a。半导体芯片4经由凸块电极5d电连接到在封装衬底5a上形成的布线。
现在，下面将描述半导体芯片4中形成的集成电路的布局结构。图4显示在半导体芯片4中形成的各个元件的布局结构的顶视图。参考图4，芯片4包括CPU(中央处理单元)12，ROM(只读存储器)13，RAM(随机存取存储器)14，EEPROM(电可擦除可编程只读存储器)15，模拟电路16，以及焊垫17。
CPU(电路)12称作中央处理单元，是计算机的心脏。CPU 12从存储设备中读取命令并且解释它以基于命令执行各种计算和控制。为此，CPU 12需要高速处理。在半导体芯片4上形成的元件中包括在CPU 12中的MISFET(金属绝缘物半导体场效应晶体管)需要相对高的电流驱动能力。换句话说，CPU 12由具有低耐压的MISFET形成。
ROM(电路)13是以永久形式将数据存储于其中且不能更改数据的存储器。它称作只读存储器。ROM 13具有两种类型的结构，也就是MISFET串联的NAND型，和MISFET并联的NOR型。当需要高封装密度时使用NAND型，而当需要高操作速度时经常使用NOR型。因为ROM 13也需要高速操作性能，构成ROM 13的MISFET必须具有相对高的电流驱动能力。换句话说，ROM 13由具有低耐压的MISFET形成。
RAM(电路)14是可以随机方式，也就是根据需要读取存储的数据和写入新数据的存储器。它称作允许随机读取和写入的随机存取存储器。用作IC存储器的RAM 14可以两种类型获得，也就是，使用动态电路的DRAM(动态RAM)和使用静态电路的SRAM(静态RAM)。DRAM是需要存储操作的允许随机读取和写入的存储器，而SRAM是不需要存储操作的允许随机读取和写入的存储器。因为RAM 14也需要高速操作性能，构成RAM 14的MISFET需要相对高的电流驱动能力。换句话说，RAM 14由具有低耐压的MISFET形成。
EEPROM 15是一种可以用电力重写以便允许写入和擦除操作的非易失性存储器。它称作电可擦除可编程只读存储器。EEPROM 15的存储单元由例如MONOS(金属氧化物氮化物氧化物半导体)型晶体管，以及MNOS(金属氮化物氧化物半导体)型晶体管组成以用于存储(存储器)。EEPROM 15的写入和擦除操作利用例如Fowler-Nordheim隧道效应。应当注意，使用热电子和热空穴的写入和擦除操作也是可能的。
当写入EEPROM 5时，高电位差(大约12V)在MONOS晶体管中产生以用于存储，所以需要具有相对高的耐压的晶体管作为MONOS晶体管以用于存储。
模拟电路16是处理随着时间过去连续性变化的电压或电流信号，也就是模拟信号的电路。模拟电路16具有例如放大电路，转换电路，调制电路，振荡电路，电源电路等。在芯片4上形成的元件中，具有相对高的耐压的MISFET用于这些模拟电路16。
焊垫17是用于外部连接的电极。换句话说，在半导体芯片4中形成的集成电路经由焊垫17连接到外部。例如，焊垫17连接到图2中所示的焊丝5b，并且焊丝5b连接到封装衬底5a的焊台。这样，半导体芯片4经由焊垫17电连接到外部。
现在，将参考图5描述在半导体芯片4内部形成的元件结构的实例。图5是显示根据第一实施方案的半导体器件的结构的剖面图。图5显示CMISFET(互补金属绝缘体半导体场效应晶体管)形成于其中的区域的剖面。
在图5中，元件分离区21在由例如单晶硅制成的半导体衬底20上形成。提供元件分离区21以分离元件并防止那些元件之间的干扰。每个元件在由元件分离区21分离的有源区中形成。
在由元件分离区21分离的有源区中，p型阱22在n通道型MISFET形成区中形成，而n型阱23在p通道型MISFET形成区中形成。p型阱22是p型杂质例如硼(B)引入其中的半导体衬底20的半导体区，n型阱23是n型杂质例如磷(P)或砷(As)引入其中的半导体衬底20的半导体区。
首先，下面将描述在p型阱22上形成的n通道型MISFETQ1的结构。在n通道型MISFETQ1中，由例如氧化硅膜制成的栅极绝缘膜24在p型阱22上形成。在栅极绝缘膜24上，形成由例如多晶硅膜制成的栅电极25a。用于保护栅电极25a的覆盖绝缘膜26在栅电极25a上形成。覆盖绝缘膜26由例如氧化硅膜形成。
侧壁27在栅电极25a的两个侧壁上形成。包含低含量n型杂质的半导体扩散区28在半导体衬底20上侧壁27下形成。包含高含量n型杂质的扩散区29形成，与侧壁27相配。侧壁27由绝缘膜例如氧化硅膜制成。低含量n型杂质扩散区28和高含量n型杂质扩散区29具有引入到那里的n型杂质，例如硼或砷。扩散区28和扩散区29分别形成LDD(轻掺杂漏极)结构的源极区和漏极区。高含量n型杂质扩散区29具有的引入到其中的n型杂质的含量比低含量n型杂质扩散区28高。
然后，下面将描述在n型阱23上形成的p通道型MISFETQ2的结构。在p通道型MISFETQ2中，由例如氧化硅膜制成的栅极绝缘膜24在n型阱23上形成。在栅极绝缘膜24上，形成由例如多晶硅膜制成的栅电极25b。覆盖绝缘膜26在栅电极25b上形成以保护电极25b。覆盖绝缘膜26由例如氧化硅膜形成。
在栅电极25b的两个侧壁上，另外的侧壁27形成。包含低含量p型杂质的半导体扩散区30在半导体衬底20上侧壁27下形成。包含高含量p型杂质的半导体扩散区31形成，与侧壁27相配。侧壁27由绝缘膜，例如氧化硅膜制成。低含量p型杂质扩散区30和高含量p型杂质扩散区31具有引入到那里的p型杂质，例如磷。低含量p型杂质扩散区30和高含量p型杂质扩散区31分别形成LDD结构的源极区和漏极区。高含量p型杂质扩散区31具有的引入到其中的p型杂质的含量比低含量p型杂质扩散区30高。
虽然没有显示，由例如硅化钴制成的金属硅化物层可以在第一实施方案的栅电极25a和25b，高含量n型杂质扩散区29，以及高含量p型杂质扩散区31上形成。在该情况下，覆盖绝缘膜26不在栅电极25a和25b上形成。这种金属硅化物层的形成可以降低表面接触电阻。注意，其他材料的金属硅化物层可能包括例如硅化镍，硅化钛等。
这样，n通道型MISFETQ1和p通道型MISFETQ2在半导体衬底20上形成。接下来，下面将描述在n通道型MISFETQ1和p通道型MISFETQ2上形成的布线结构。
氮化硅膜32和氧化硅膜33在n通道型MISFETQ1和p通道型MISFETQ2上形成。氮化硅膜32和氧化硅膜33形成层间绝缘膜，接触孔34在其中形成。接触孔34的底部到达高含量n型杂质扩散区29或高含量p型杂质扩散区31。
在接触孔34内部，嵌入导电膜以形成插塞35。插塞35由例如阻挡导电膜和钨膜的层压膜形成。阻挡导电膜具有防止构成钨膜的钨扩散到插塞35外部的功能。阻挡导电膜由例如钛涂层和氮化钛涂层的层压膜(在下文称作钛/氮化钛膜)形成。
用作第一布线层的布线36在插塞35上形成以电连接到插塞35。布线36由包括例如钛/氮化钛膜，铝膜，和钛/氮化钛膜的层压膜形成。注意，代替铝膜，可以使用铝合金膜。
然后，用作层间绝缘膜的氧化硅膜37形成以覆盖布线36，并且插塞38形成以穿透氧化硅膜37。插塞38的底部到达布线36。用作第二布线层的布线39在插塞38上形成。
用作层间绝缘膜的氧化硅膜40形成以覆盖布线39的周围，并且插塞41形成以穿透氧化硅膜40。插塞41的底部到达布线39，并且插塞41和布线39彼此电连接。
用作最上布线层的布线42在插塞41上形成以电连接到插塞41。并且，氧化硅膜43形成以覆盖布线42的周围。有色薄膜44在氧化硅膜43上形成，并且氧化硅膜45在有色薄膜44上形成。用作表面保护膜的氮化硅膜46在氧化硅膜45上形成。表面保护膜是作为最上层形成的膜，并且具有保护半导体芯片不受机械应力和杂质掺入的功能。虽然在图5中布线层的数目是三，这是说明性的，并且本发明并不局限于此。本发明可以适用于布线层的数目大于、或小于、或等于三的情况。
根据第一实施方案的特征之一是提供有色薄膜44。换句话说，半导体器件包括在半导体衬底20上形成的最上布线层(布线42)，在最上布线层上形成的层间绝缘膜(氧化硅膜43和氧化硅膜45)，以及在层间绝缘膜上形成的表面保护膜(氮化硅膜46)。半导体器件其特征在于削弱可见光和特定波长范围内的激光的有色薄膜44在层间绝缘膜中形成。
因此，有色薄膜44的形成可以使在薄膜44下面形成的布线图案不可见。这使得难以读出在半导体芯片内部形成的多层布线的布局信息，从而分析在芯片内部形成的集成电路。也就是，在IC卡等中使用的半导体芯片可以保证信息的高安全性。
在已知的半导体器件中，没有有色薄膜在层间绝缘膜中形成。也就是，氧化硅膜在层间绝缘膜中使用，并且氮化硅膜用作表面保护膜。因为氧化硅膜和氮化硅膜可以传输可见光，作为底层形成的布线图案可以使用例如显微镜等观察。读出布线图案并分析在半导体芯片中形成的集成电路，这可能导致包括未授权篡改的滥用。
为了提高半导体芯片的安全性，已知一种技术，其涉及形成覆盖一个功能模块的相对大的整体图案，从而使在整体图案下面存在的功能模块较不可识别。该技术具有截止光例如激光或闪光的显著效应，但是整体图案可以由物理方法相对容易地去除。此外，提出一种所谓主动式屏蔽技术，其涉及布置与电源布线和GND布线相邻形成的布线图案，并且当电检测到开路或短路时强制复位在半导体芯片中形成的集成电路。在该技术中，当布线图案由物理方法故意去除时，检测开路或短路以复位集成电路。应当理解，该技术具有对物理攻击的显著抵抗。但是，因为光传输通过布线之间的空间，主动式屏蔽技术对使用光的攻击敏感。换句话说，主动式屏蔽技术具有对通过用激光照射半导体芯片并且供给电流通过在芯片上形成的pn结而使得IC卡出现故障的测量的较差抵抗。类似地，提出另一种技术，其涉及形成伪图案或伪布线以便使得难以读取关于多层布线的布局的信息。该技术对使用光的攻击敏感，因为光从布线之间的空间传输。
为了解决使用光的攻击，已知另一种技术，其涉及在半导体芯片中提供光检测器。但是，可以在芯片中提供的光检测器的数目是有限的。如果约束光束，例如聚集光或激光，施加到芯片而避开光检测器的位置，它不能由那些检测器检测。而且，已知另一种技术，其中光阻挡材料在表面保护膜外部提供。但是，在该技术中，光阻挡材料可以容易地去除而对半导体芯片自身不具有任何影响。
在第一实施方案中，如图5中所示，有色薄膜44提供在层间绝缘膜中。有色薄膜44具有削弱可见光的功能，这是第一功能。术语“可见光”指具有380nm或更多且800nm或更少的波长的光。有色薄膜44不削弱整个波长范围内的可见光，而可能具有削弱可见光的一部分的功能。也就是，有色薄膜44可能不仅是阻挡膜，而且是另外颜色的膜(任何适当有色薄膜)。换句话说，有色薄膜44可能不透明以允许可见光的整个波长范围内的光穿过。因为这种有色薄膜44提供在层间绝缘膜中，在有色薄膜44下面形成的布线图案(布线42，布线39，和布线36)不能读出，甚至当使用显微镜等观察半导体芯片时。这使得难以分析在半导体芯片中形成的集成电路，从而提高半导体芯片的安全性。
有色薄膜44具有削弱特定波长范围内的激光的功能，这是第二功能。这样，甚至当激光施加到半导体芯片时，激光不能到达在半导体衬底20上形成的pn结，从而防止可能由经过pn结的电流引起的半导体器件的故障。也就是，有色薄膜44作为位于半导体衬底20上的上层而提供。有色薄膜44削弱并阻挡激光，使得可以防止激光施加到在半导体衬底20上形成的pn结。激光的特定波长范围是例如500nm或更多且600nm或更少的波长范围。例如，薄膜44具有波长为532nm的激光的削弱功能。此外，激光的特定波长范围并不局限于此。薄膜可能具有削弱例如波长为266nm，355nm或1064nm的激光的功能。也就是，薄膜44可能具有通常工业上使用的激光，例如Nd:YAG激光的削弱功能。
如上所述，第一实施方案的有色薄膜44具有第一和第二功能，从而提高对使用光的攻击的抵抗。特别地，有色薄膜44在半导体衬底20的整个主表面上形成，从而具有不存在光传输通过的空间的优点。因此，甚至当施加约束光束，例如激光时，可以获得较大的光阻挡效应。
本发明的第一实施方案的特征之一是有色薄膜44在构成最上布线层的布线42与用作表面保护膜的氮化硅膜46之间形成。换句话说，每个用作层间绝缘膜的氧化硅膜43和45在布线42和氮化硅膜46之间形成，并且有色薄膜44在氧化硅膜43和氧化硅膜45之间形成。有色薄膜44在布线42上的这种形成使得读取由布线42、布线39和布线36提供的全部布线图案是不可能的。此外，不能读出在半导体衬底20上形成的元件形成图案(n通道型MISFETQ1，p通道型MISFETQ2，存储单元等)。因此，可以提高半导体芯片的安全性。
另一方面，有色薄膜44在用作表面保护膜的氮化硅膜46下面形成可以提高对物理攻击的抵抗。也就是，在例如日本未经审查专利公布No.2000-183291中公开的已知结构中，如相关技术中描述的，有色薄膜44在用作表面保护膜的氮化硅膜46上形成。有色薄膜44将能够被去除而不影响半导体芯片。相反，如在第一实施方案中描述的，因为有色薄膜44在氮化硅膜46下面形成，首先用作表面保护膜的氮化硅膜46需要去除。在去除氧化硅膜45之后，去除有色薄膜44。此时，布线42等可能损坏，这导致布线42的图案分析的不便。有色薄膜44在氮化硅膜46下面形成使得去除膜44而不影响半导体芯片是困难的。换句话说，这可以提高对有色薄膜44的物理攻击的抵抗。
如上所述，有色薄膜44的提供可以提高对使用光的攻击的抵抗。此外，因为有色薄膜44位于用作表面保护膜的氮化硅膜46下面，可以提高对物理攻击的抵抗。
随后，下面将描述在有色薄膜44中使用的材料。首先，有色薄膜44可以使用有色绝缘膜制成。有色绝缘膜可能包括，例如金属氧化物添加到其中的氧化硅膜。更具体地说，氧化硅膜由SOG(旋涂玻璃)膜形成，它由SOG制成。当形成SOG膜时，氧化钴作为金属氧化物混合从而形成有色绝缘膜。此时，有色绝缘膜的厚度需要阻挡可见光和特定波长范围内的激光的一部分或全部，例如是100nm或更多且2μm或更少，这可以提供阻挡光的充分效应。因为有色薄膜44由包含氧化钴的氧化硅膜形成，薄膜44变得难以用FIB等去除，使得可以提高半导体器件的安全性。也就是，如果有色薄膜44由金属膜等形成，和整体图案一样，它可以使用物理方法例如FIB容易地去除。但是，和包含氧化钴的氧化硅膜一样，将有色材料混合到氧化硅膜自身中可以使得难以去除有色薄膜。这可以保证半导体器件的安全性。
此外，有色导电膜可以用作有色薄膜44。因为在第一实施方案中，有色薄膜44位于用作最上布线层的布线42上，有色导电膜也可以用作膜44。有色导电膜可能包括例如石墨(碳)膜。石墨膜是黑色，因此可以充分地阻挡可见光和特定波长范围内的激光。例如，当石墨膜用作有色薄膜44时，厚度为例如30nm或更多且50nm或更少的膜44可以提供充分的效应。石墨膜可以使用等离子CVD(化学汽相沉积)方法形成，例如。
根据本发明第一实施方案的半导体器件如上所述构造，并且下面将参考附随附图描述其制造方法。
首先，如图6中所示，元件分离区21在半导体衬底20中形成。元件分离区21可以使用例如STI(浅沟道隔离)方法形成。也就是，元件隔离区21可以通过在半导体衬底20中形成元件分离凹槽，将氧化硅膜嵌入凹槽中，以及使用CMP(化学机械抛光)方法研磨膜来形成。在由元件分离区21分离的有源区中，使用普通技术形成n通道型MISFETQ1。类似地，也形成p通道型MISFETQ2，但是省略其表示。
然后，如图7中所示，氮化硅膜32在n通道型MISFETQ1形成于其上的半导体衬底20上形成，且氧化硅膜33在氮化硅膜32上形成。氮化硅膜32和氧化硅膜33可以使用例如CVD方法形成。氮化硅膜32和氧化硅膜33形成层间绝缘膜。随后，使用光刻技术和刻蚀技术形成接触孔34以穿透氧化硅膜33和氮化硅膜32。包括钛/氮化钛膜和钨膜的层压膜在氧化硅膜33上形成，包括接触孔34的内部。钛/氮化钛膜可以使用例如溅射方法形成，且钨膜可以使用例如CVD方法形成。此后，在氧化硅膜33上形成的多余的钛/氮化钛和钨膜使用CMP方法去除以形成插塞35。
随后，如图8中所示，钛/氮化钛膜、铝膜和钛/氮化钛膜在插塞35形成于其中的氧化硅膜33上形成。这些层压膜可以使用例如溅射方法形成。层压膜使用光刻技术和刻蚀技术形成图案以形成构成第一布线层的布线36。注意，代替铝膜，可以形成铝合金膜。
然后，如图9中所示，氧化硅膜37在布线36形成于其上的氧化硅膜33上形成。氧化硅膜37是层间绝缘膜，并且可以使用例如CVD方法形成。连接孔使用光刻技术和刻蚀技术在氧化硅膜37中形成。然后，形成包括钛/氮化钛膜和钨膜的层压以嵌入连接孔中，并且在氧化硅膜37上形成的多余的钛/氮化钛和钨膜由CMP方法去除以形成插塞38。插塞38形成以便电连接到布线36。
随后，如图10中所示，钛/氮化钛膜、铝膜和钛/氮化钛膜在插塞38形成于其中的氧化硅膜37上形成。这些层压膜可以使用例如溅射方法形成。层压膜使用光刻技术和刻蚀技术形成图案以形成构成第二布线层的布线39。
然后，如图11中所示，氧化硅膜40在布线39形成于其上的氧化硅膜37上形成。氧化硅膜40是层间绝缘膜，并且可以使用例如CVD方法形成。连接孔使用光刻技术和刻蚀技术在氧化硅膜40中形成。然后，形成包括钛/氮化钛膜和钨膜的层压以嵌入连接孔中，并且在氧化硅膜40上形成的多余的钛/氮化钛和钨膜由CMP方法去除以形成插塞41。插塞41形成以便电连接到布线39。
随后，如图12中所示，钛/氮化钛膜、铝膜和钛/氮化钛膜在插塞41形成于其中的氧化硅膜40上形成。这些层压膜可以使用例如溅射方法形成。层压膜使用光刻技术和刻蚀技术形成图案以形成构成最上布线层的布线42a和42b。
然后，如图13中所示，氧化硅膜43在氧化硅膜40上形成以覆盖布线42a和42b。氧化硅膜43可以使用例如CVD方法形成。如图14中所示，削弱可见光和特定波长范围内的激光的有色薄膜44在氧化硅膜43上形成。作为有色薄膜44的实例，下面将参考图15描述包含氧化钴的氧化硅膜的形成。将基于图15参考包含氧化钴的氧化硅膜用作有色薄膜44的一个实例的情况。
首先，制备二氧化硅溶解于其中的溶液(步骤S101)。氧化钴混合到二氧化硅溶解于其中的溶液中(步骤S102)。此后，包含氧化钴和二氧化硅的溶液涂敷到氧化硅膜43(半导体衬底20上)(步骤S103)。然后，热处理施加到半导体衬底20(步骤S104)。这可以形成包括含氧化钴的氧化硅膜(SOG膜)的有色薄膜44(步骤S105)。此时，有色薄膜44形成以具有100nm或更多且2μm或更少的厚度。当具有这种厚度的有色薄膜44不能在一次处理中形成时，图15中所示的处理执行多次以实现厚度为100nm至2μm的膜44。
虽然包含氧化钴的氧化硅膜已经作为有色薄膜44的一个实例在上面描述，例如，石墨膜可以作为有色薄膜44而形成。在石墨膜的形成中，例如，可以使用等离子CVD方法。此时，石墨膜形成以具有30nm或更多且50nm或更少的厚度。
然后，如图16中所示，氧化硅膜45在有色薄膜44上形成。氧化硅膜45可以使用例如CVD方法形成。氧化硅膜43和氧化硅膜45用作层间绝缘膜，并且有色薄膜44在层间绝缘膜中形成。
随后，如图17中所示，氮化硅膜46在氧化硅膜45上形成。氮化硅膜46用作防止污染、湿气等从外部侵入的表面保护膜，并且可以使用例如CVD方法形成。如图18中所示，穿透氧化硅膜43，有色薄膜44，氧化硅膜45和氮化硅膜46的开口使用光刻技术和刻蚀技术形成。此时，布线42b的一部分暴露在开口的底部以形成焊垫47。
这样，可以形成根据第一实施方案的半导体器件。
根据第一实施方案，有色薄膜44提供在最上布线层与表面保护膜之间，从而提高对使用光的攻击的抵抗以及对使用物理方法的攻击的抵抗。因为有色薄膜44由包含氧化钴的氧化硅膜构成，仅混合氧化钴的步骤增加到氧化硅膜(SOG膜)的正常制造步骤中，有利地形成有色薄膜44。因此，根据本发明的第一实施方案，半导体器件的安全性可以确定以低制造成本提高。类似地，同样在石墨膜作为有色薄膜的使用中，它可以使用等离子CVD方法形成，这可以在正常制造步骤中使用，使得半导体器件的安全性可以确定以低制造成本提高。
第二优选实施方案在第一实施方案的一个实例的上面描述中，有色薄膜在最上布线层与表面保护膜之间形成的层间绝缘体或绝缘膜中形成。在第二优选实施方案中，有色薄膜在布线层之间形成的层间绝缘体或绝缘膜中形成，这将在下面描述。
图19是显示根据第二实施方案的半导体器件的剖面的剖面图。参考图19，第二实施方案不同于第一实施方案在于，有色薄膜44在构成第二布线层的布线39与构成最上布线层的布线42之间形成。也就是，虽然在第一实施方案中，有色薄膜44在最上布线层上面形成，但是在第二实施方案中有色薄膜44可以在第二布线层与最上布线层之间的层间绝缘膜中形成。换句话说，氧化硅膜50在布线39上形成，且有色薄膜44在氧化硅膜50上形成。氧化硅膜51在有色薄膜44上形成，且布线42在氧化硅膜51上形成。
甚至当这样形成有色薄膜44时，半导体器件的安全性可以提高。这是因为有色薄膜44削弱并阻挡可见光，并且在有色薄膜44下面的布线图案(布线39和布线36)的布局结构变得难以读取。此外，因为有色薄膜44削弱并阻挡特定波长范围内的激光，可以防止在半导体衬底20上形成的pn结等用激光照射，从而使得难以基于半导体器件的故障分析信息。
在第二实施方案中，因为最上布线层在有色薄膜44上形成，最上布线层自身不受有色薄膜44保护。但是，在有色薄膜44下面形成的布线39和布线36难以观察。因此，不能分析构成集成电路的全部布线，使得保证安全性而没有问题。也就是，即使不是全部布线都难以读出，半导体器件的安全性可以通过使布线的一部分难以读取来保证。
此外，在第二实施方案中，因为有色薄膜44位于比在第一实施方案中更低的位置，去除有色薄膜44更困难，从而提高对物理攻击的抵抗。换句话说，在第二实施方案中，为了去除有色薄膜44，必须去除氮化硅膜46，氧化硅膜43，布线42，氧化硅膜51等。有色薄膜44的去除涉及复杂的步骤。此外，为了去除有色薄膜44，需要去除布线42。即使去除有色薄膜44，半导体器件不能正常地操作，这可以使得信息的分析困难。
现在，下面将描述有色薄膜44的材料。在第二实施方案中，如图19中所示，有色薄膜44与插塞41接触。因此，有色薄膜44期望由绝缘膜制成。如果有色薄膜由导电膜制成，它将使所有插塞41导电。因此，有色薄膜44可以由例如包含氧化钴的氧化硅膜形成。
第二实施方案的半导体器件如上所述构造，并且下面将参考附随附图描述其制造方法。
第二实施方案中图6-10的步骤与第一实施方案中那些相同。随后，如图20中所示，氧化硅膜50在包括布线39的氧化硅膜37上形成。氧化硅膜50是层间绝缘膜，并且可以使用例如CVD方法形成。然后，如图21中所示，有色薄膜44在氧化硅膜50上形成。有色薄膜44可以由例如包含氧化钴的氧化硅膜形成。包含氧化钴的氧化硅膜的制造过程可以与第一实施方案中相同。也就是，首先制备二氧化硅溶解于其中的溶液。氧化钴混合到二氧化硅溶解于其中的溶液中。此后，包含氧化钴和二氧化硅的溶液涂敷到氧化硅膜50(半导体衬底20上)。然后，热处理施加到半导体衬底20。这可以形成包括含氧化钴的氧化硅膜(SOG膜)的有色薄膜44。有色薄膜44形成以具有100nm或更多且2μm或更少的厚度。
然后，如图22中所示，氧化硅膜51使用例如CVD方法在有色薄膜44上形成。连接孔使用光刻技术和刻蚀技术形成以通过氧化硅膜51和有色薄膜44到达氧化硅膜50。此时，布线39暴露在连接孔的底部。氧化硅膜50和氧化硅膜51用作有色薄膜44形成于其中的层间绝缘膜。
随后，包括钛/氮化钛膜和钨膜的层压膜形成以嵌入连接孔中，并且在氧化硅膜51上形成的多余的钛/氮化钛和钨膜由CMP方法去除以形成插塞41。插塞41电连接到布线39。
然后，如图23中所示，钛/氮化钛膜、铝膜和钛/氮化钛膜在插塞41形成于其中的氧化硅膜51上形成。这些层压膜可以使用例如溅射方法形成。层压膜使用光刻技术和刻蚀技术形成图案以形成构成最上布线层的布线42a和42b。
随后，如图24中所示，氧化硅膜43在包括布线42a和42b的氧化硅膜51上形成。氧化硅膜43是层间绝缘膜，并且可以使用例如CVD方法形成。氮化硅膜46在氧化硅膜43上形成。氮化硅膜46是用作表面保护膜的膜，并且可以使用例如CVD方法形成。
如图25中所示，穿透氧化硅膜43和氮化硅膜46的开口使用光刻技术和刻蚀技术形成。此时，布线42b的一部分暴露在开口的底部以形成焊垫47。这样，可以形成第二实施方案的半导体器件。
虽然在第二优选实施方案中，如图19中所示，有色薄膜44在位于构成第二布线层的布线39与构成最上布线层的布线42之间的层间绝缘膜中形成，例如，有色薄膜44可以在构成第一布线层的布线36与构成第二布线层的布线39之间的层间绝缘膜中形成以获得相同效应。此外，如图26中所示，有色薄膜44可以在n通道型MISFETQ1和p通道型MISFETQ2形成于其上的半导体衬底20与构成第一布线层的布线36之间的层间绝缘膜中形成以获得相同效应。在图26中，氧化硅膜52在半导体衬底20上形成，并且有色薄膜44在氧化硅膜52上形成。并且，氧化硅膜53在有色薄膜44上形成，以及构成第一布线层的布线36在氧化硅膜53上形成。在该情况下，有色薄膜44在最下布线层下面形成，从而使得膜44的去除更困难。
如图27中所示，多个有色薄膜可以提供在一个或多个层间绝缘膜中。参考图27，氧化硅膜50在构成第二布线层的布线39上形成，且有色薄膜44a在氧化硅膜50上形成。氧化硅膜51在有色薄膜44a上形成，并且构成最上布线层的布线42在氧化硅膜51上形成。氧化硅膜43在布线42上形成，且有色薄膜44b在氧化硅膜43上形成。氧化硅膜45在有色薄膜44b上形成。因此，有色薄膜44a在第二布线层与最上布线层之间形成，而有色薄膜44b在最上布线层与氮化硅膜46之间形成，使得半导体器件的安全性可以进一步提高。例如，多个有色薄膜的形成可以使得在有色薄膜下面形成的布线图案更不可见，同时增强对使用激光的攻击的抵抗。多个有色薄膜的去除涉及复杂的过程，这可以增强对物理攻击的抵抗。
当仅一个有色薄膜不具有足够的光阻抗效应时，多个有色薄膜提供在布线层之间，从而保证光阻挡效应。也就是，当仅一个有色薄膜不具有足够的厚度以保证光阻挡效应时，有色薄膜可以在多个层间绝缘膜中或多个层间绝缘膜处形成以保证光阻挡效应。
注意在图27中，描述有色薄膜44a和44b提供在第二布线层与最上布线层之间以及最上布线层与表面保护层之间的实例。但是，本发明并不局限于此，并且有色薄膜可以例如在第一布线层与第二布线层之间，以及第二布线层与最上布线层之间形成。此外，可以形成三个或更多有色薄膜。
第三优选实施方案虽然在第一和第二实施方案中，已经描述在层间绝缘膜中形成的有色薄膜，但是在第三优选实施方案中，在与布线层相同的层中形成的有色薄膜将作为一个实例在下面描述。
现在，将描述根据第三实施方案的半导体器件的制造方法。首先，第三实施方案中图6和7的步骤与第一实施方案中那些相同。随后，如图28中所示，氮化硅膜55，氧化硅膜56，有色薄膜44和氧化硅膜57以该顺序层压在插塞35形成于其中的氧化硅膜33上。氮化硅膜55用作防止铜布线的铜原子扩散的阻挡绝缘膜，铜布线在下面的步骤中形成到半导体衬底20中。氮化硅膜55，氧化硅膜56和氧化硅膜57可以使用例如CVD方法形成。
有色薄膜44由例如包含氧化钴的氧化硅膜制成，并且可以由例如在第一实施方案中描述的方法形成。例如，制备二氧化硅溶解于其中的溶液。氧化钴混合到二氧化硅溶解于其中的溶液中。此后，包含氧化钴和二氧化硅的溶液涂敷到氧化硅膜56(半导体衬底20上)。然后，热处理施加到半导体衬底20。这可以形成包括含氧化钴的氧化硅膜(SOG膜)的有色薄膜44。有色薄膜44的厚度是100nm或更多且2μm或更少。
然后，如图29中所示，布线凹槽58使用光刻技术和刻蚀技术形成以穿透氧化硅膜57，有色薄膜44，氧化硅膜56和氮化硅膜55。插塞35暴露在布线凹槽58的底部。
随后，如图30中所示，钛/氮化钛膜59和铜膜60在包括布线凹槽58的氧化硅膜57上形成。钛/氮化钛膜59可以使用例如溅射方法形成，且铜膜60可以使用例如电镀方法形成。
然后，如图31中所示，在氧化硅膜57上形成的多余的钛/氮化钛膜59和多余的铜膜60使用例如CMP方法去除以在布线凹槽58中形成嵌入式布线61。此时，有色薄膜44可以在与嵌入式布线61相同的层中形成。换句话说，有色薄膜44在嵌入式布线16形成于其中的相同的层间绝缘膜中形成。在该情况下，有色薄膜44可以使得难以观察薄膜下面的结构，从而提高半导体器件的安全性。因为嵌入式布线61在与有色薄膜44相同的层中形成，当去除有色薄膜44时嵌入式布线61可能损坏。这可以使得难以分析半导体器件。也就是，有色薄膜44在与嵌入式布线16相同的层中形成可以提高半导体器件对物理攻击的抵抗。
如图31中所示，有色薄膜44与嵌入式布线61接触，因此需要由绝缘材料形成。例如，可以如上所述使用包含氧化钴的氧化硅膜。
在下面的步骤中，布线层使用形成嵌入式布线的单镶嵌方法，或者同时形成嵌入式布线和插塞的双镶嵌方法形成，并且第三实施方案中的这些步骤将省略。
虽然在第三实施方案中，在与构成第一布线层的嵌入式布线61相同的层中形成的有色薄膜44作为一个实例描述，但是本发明并不局限于此。有色薄膜可以在与第二布线层相同的层中，或者与最上布线层相同的层中形成。
应当注意，虽然在第一和第二实施方案中，已经描述使用铝膜的布线，但是铜布线可以应用于本发明。例如，当形成嵌入式铜布线时，有色薄膜可以在多个嵌入式布线层之间形成的一个或多个层间绝缘膜中使用。此外，虽然在第三实施方案中，铜布线已经作为实例说明，但是嵌入式布线可以由铝膜形成并且有色薄膜可以在与嵌入式布线相同的层中形成。
第四优选实施方案在第一至第三实施方案中，已经说明有色薄膜作为一个实例的使用。在第四实施方案中，将说明具有不同折射率的膜的层压结构用来阻挡特定波长范围内的激光的实例。
图32是显示根据第四实施方案的半导体器件的剖面的剖面图。图32随后与图5相同，除了下面的结构，这将仅在下面描述。图32不同于图5在于，阻挡特定波长范围内的激光的层压膜在构成最上布线层的布线42与用作表面保护膜的氮化硅膜46之间形成。换句话说，氧化硅膜65，碳化硅膜66和氧化硅膜67在布线42上形成。因为氧化硅膜65和67在折射率方面不同于碳化硅膜66，可以调节这些膜的每个的厚度以阻挡特定波长范围内的激光。例如，将氧化硅膜65和67以及碳化硅膜66的厚度设置为各自的期望值可以表现出削弱波长为532nm的激光的功能。激光的特定波长并不局限于此，并且层压膜可以具有削弱波长为例如266nm，355nm，1064nm等的激光的功能。也就是，层压膜可能具有通常工业上使用的激光，例如Nd:YAG激光的削弱功能。
这样，由具有不同折射率的膜组成的这种层压膜的形成可以提高对使用激光的攻击的抵抗以及半导体器件的安全性。因为由具有不同折射率的膜组成的层压膜提供在表面保护膜下面，去除层压膜是困难的，从而提高半导体器件对物理攻击的阻抗。
虽然在第四实施方案中，由具有不同折射率的膜组成的层压膜作为一个实例在最上布线层(布线42)与表面保护膜(氮化硅膜46)之间形成，本发明并不局限于此。例如，由具有不同折射率的膜组成的层压膜可以在第二布线层(布线39)与最上布线层(布线42)之间形成以获得相同效应。
此外，氧化钴包含在氧化硅膜65和67的任何一个中以形成有色薄膜，这提供阻挡可见光的效应。也就是，有色薄膜和碳化硅膜66之间折射率差异的使用可以削弱特定波长范围内的激光。另外，有色薄膜可以削弱可见光。
虽然在第四实施方案中，由具有不同折射率的膜组成的层压膜由氧化硅膜和碳化硅膜形成，本发明并不局限于此。可以选择具有不同折射率的任何膜，并且可以调节那些膜的厚度以阻挡特定波长范围内的激光。
第四实施方案的半导体器件如上所述构造，并且下面将参考附随附图描述其制造方法。
第四实施方案中图6-12的步骤与第一实施方案中那些相同。随后，如图33中所示，形成削弱特定波长范围内的光的薄膜。更具体地说，氧化硅膜65在包括布线42a和42b的氧化硅膜40上形成。碳化硅膜66在氧化硅膜65上形成。氧化硅膜65和碳化硅膜66可以使用例如CVD方法形成。然后，如图34中所示，氧化硅膜67在碳化硅膜66上形成。氧化硅膜37也使用例如CVD方法形成。
这样，可以形成削弱特定波长范围内的光的薄膜。也就是，可以形成包含具有不同折射率的氧化硅膜65，碳化硅膜66和氧化硅膜67的层压膜。此时，形成这些膜使得层压膜的每个的厚度可以设置为期望值，从而具有削弱特定波长范围内的激光的功能。
然后，如图35中所示，氮化硅膜46在氧化硅膜67上形成。氮化硅膜46用作表面保护膜，并且可以使用例如CVD方法形成。
然后，如图36中所示，穿透氧化硅膜65，碳化硅膜66，氧化硅膜67和氮化硅膜46的开口使用光刻技术和刻蚀技术形成。此时，布线42b的一部分暴露在开口的底部以形成焊垫47。这样，第四实施方案的半导体器件可以形成。
虽然由发明者提出的本发明已经基于实施方案详细描述和说明，但是对本领域技术人员将显然，本发明并不局限于此，并且可以对实施方案做各种修改而不背离本发明的本质和范围。
第一至第四实施方案中所示技术与已知技术，例如主动式屏蔽技术或伪布线技术的结合可以进一步提高半导体器件的安全性。
本发明可以广泛地应用于制造半导体器件，例如IC卡的半导体制造工业。
权利要求
1.一种半导体器件，包括(a)在半导体衬底上形成的最上布线层；(b)在最上布线层上形成的层间绝缘膜；以及(c)在层间绝缘膜上形成的表面保护膜，其中削弱可见光和特定波长范围内的激光的有色薄膜在层间绝缘膜中或层间绝缘膜处形成。
2.根据权利要求1的半导体器件，其中有色薄膜是绝缘膜。
3.根据权利要求1的半导体器件，其中有色薄膜是导电膜。
4.根据权利要求2的半导体器件，其中有色薄膜具有100nm或更多且2μm或更少的厚度。
5.根据权利要求2的半导体器件，其中有色薄膜由包含金属氧化物的氧化硅膜形成。
6.根据权利要求5的半导体器件，其中氧化硅膜是SOG(旋涂玻璃)膜。
7.根据权利要求6的半导体器件，其中金属氧化物是氧化钴。
8.根据权利要求3的半导体器件，其中有色薄膜由石墨膜形成。
9.根据权利要求8的半导体器件，其中石墨膜具有30nm或更多且50nm或更少的厚度。
10.根据权利要求1的半导体器件，其中有色薄膜适用于削弱波长为500nm或更多且600nm或更少的激光。
11.一种半导体器件，包括(a)在半导体衬底上形成的第一布线层；(b)在第一布线层上形成的层间绝缘膜；以及(c)在层间绝缘膜上形成的第二布线层，其中削弱可见光和特定波长范围内的激光的有色薄膜在层间绝缘膜中或层间绝缘膜处形成。
12.一种半导体器件，包括(a)在半导体衬底上形成的MISFET(金属绝缘体半导体场效应晶体管)；(b)在MISFET上形成的层间绝缘膜；以及(c)在层间绝缘膜上形成的布线层，其中削弱可见光和特定波长范围内的激光的有色薄膜在层间绝缘膜中或层间绝缘膜处形成。
13.一种半导体器件，包括(a)在半导体衬底上形成的层间绝缘膜；以及(b)形成为嵌入层间绝缘膜中的嵌入式布线，其中削弱可见光和特定波长范围内的激光的有色薄膜在层间绝缘膜中或层间绝缘膜处形成。
14.一种半导体器件，包括(a)在半导体衬底上形成的第一层间绝缘膜；(b)在第一层间绝缘膜上形成的布线；以及(c)在布线上形成的第二层间绝缘膜，其中削弱可见光和特定波长范围内的激光的有色薄膜在第一和第二层间绝缘膜的每个中或第一和第二层间绝缘膜的每个处形成。
15.一种半导体器件，包括(a)在半导体衬底上形成的最上布线层；(b)在最上布线层上形成的层间绝缘膜；以及(c)在层间绝缘膜上形成的表面保护膜，其中削弱特定波长范围内的光的薄膜在层间绝缘膜中或层间绝缘膜处形成。
16.根据权利要求15的半导体器件，其中该薄膜由具有不同折射率的多个膜形成。
17.根据权利要求16的半导体器件，其中该薄膜由包括氧化硅膜和碳化硅膜的层压膜形成。
18.一种制造半导体器件的方法，包括步骤(a)在半导体衬底上形成布线层；(b)在布线层上形成层间绝缘膜；以及(c)在层间绝缘膜上形成表面保护膜，其中(b)步骤包括步骤(d)形成削弱可见光和特定波长范围内的激光的有色薄膜。
19.根据权利要求18的方法，其中(d)步骤包括子步骤(d1)将金属氧化物混合到包含二氧化硅的溶液中；(d2)将金属氧化物混合到其中的溶液涂敷到半导体衬底；以及(d3)通过对半导体衬底施加热处理以蒸发溶液中的溶剂来形成包含金属氧化物的氧化硅膜。
20.根据权利要求19的方法，其中金属氧化物是氧化钴。
21.根据权利要求18的方法，其中有色薄膜是由等离子CVD(化学汽相沉积)方法形成的石墨膜。
22.一种制造半导体器件的方法，包括步骤(a)在半导体衬底上形成第一布线层；(b)在第一布线层上形成层间绝缘膜；以及(c)在层间绝缘膜上形成第二布线层，其中(b)步骤包括形成削弱可见光和特定波长范围内的激光的有色薄膜的步骤。
23.一种制造半导体器件的方法，包括步骤(a)在半导体衬底上形成布线层；(b)在布线层上形成层间绝缘膜；以及(c)在层间绝缘膜上形成表面保护膜，其中(b)步骤包括步骤(d)形成削弱特定波长范围内的光的薄膜。
24.根据权利要求23的方法，其中(d)步骤涉及形成包括具有不同折射率的膜的层压膜。
25.根据权利要求24的方法，其中(d)包括子步骤(d1)形成氧化硅膜；以及(d2)在氧化硅膜上形成碳化硅膜，该碳化硅膜的折射率不同于氧化硅膜的折射率。
全文摘要
提供一种提高存储在半导体器件中的信息的安全性的技术。多层布线层在半导体衬底上形成。布线在那些多层布线层中的最上布线层上形成。在布线上，以下面的顺序形成氧化硅膜、有色薄膜和氧化硅膜，用作表面保护膜的氮化硅膜形成于其上。换句话说，本发明其特征在于有色薄膜在构成最上布线层的布线与用作表面保护膜的氮化硅膜之间形成。有色薄膜具有削弱可见光和特定波长范围内的激光的功能，并且由例如包含氧化钴的氧化硅膜形成。
文档编号H01L21/70GK101047152SQ20071000526
公开日2007年10月3日 申请日期2007年2月12日 优先权日2006年3月27日
发明者渡部浩三, 神永道台, 堀田胜彦 申请人:株式会社瑞萨科技