专利名称：半导体装置的制造方法
技术领域：
本发明涉及半导体技术，特别涉及一种可以减少晶片损坏的制程，其在研磨晶片之前裁减晶片的斜面(bevel)边缘。
技术背景5见行的互补型金属氧化物半导体(complementary metal oxide semiconductor; CMOS)或电荷耦合装置(charged coupled device; CCD)的影像传感器使用传统的正面感光技术来提取影像。然而正面感光技术在操作上有 很重大的限制，例如低填满率(fill factor;单一像素中可吸收光的面积对整个 像素的比例)、低敏感度(sensitivity)、以及受限的光谱响应(spectral response) 等等，其原因是该装置的金属电路结构形成于像素区中的芯片的正面，而遮 蔽了部分的像素区，因而减少了到达该像素有效区的光子。为了解决上述问题，特别在例如系统整合芯片(system-on-chip; SOC)、 四个晶体管(four transistor; 4T)电路的应用方面，再加上为了使像素的大小 小于1.7^imX1.7|im，就发展出背面感光式(back-side illuminated; BSI)的影像 提取装置。背面感光技术的好处在于光子可由像素区的背面收集，由于此处 不会受到位于正面的电路的遮蔽，而可以增加像素的有效面积。背面感光式装置的部分制程包含将CMOS晶片连接至硅或玻璃的承载 基板。完成上述连接制程之后，以例如研磨、抛光、及/或蚀刻的技术，将晶 片薄化为数微米的厚度。在上述"薄化"的制程或传送的过程中，很容易发 生晶片的破片，因此会降低晶片的优良率，并难以达成CMOS背面感光式装 置的制程(包含微透镜与彩色滤光片的制造)的商业惯例(commercial practice)。发生上述破片问题的根本原因， 一般相信是晶片的外缘或圆周附 近与承载基板之间的接合不佳所造成。由于上述边缘附近的接合不佳，该晶 片无法得到足够的支撑(来自承载基板)以抵抗来自研磨或传送(handling)过程 中的应力，而使接合不佳的边缘区发生破裂。
除了晶片破片所造成的损失之外，在晶片破片时也产生了许多的微尘粒 子。上述微尘粒子会损坏位于晶片其它部分的装置，而且，若是在制程中未 将其有效移除时，上述微尘粒子会以例如刮伤等形式，在后续的制程中对其 他未发生破片的晶片造成损坏，而造成更大的制程损失。
因此，我们需要制程方面的改善，能在背面感光式装置的制程中的研磨、 抛光、或蚀刻的步骤中，减少或消除因该步骤所造成晶片破片的问题，而能改善背面感光式CMOS晶片的制程优良率，而使其后的微透镜与彩色滤光器 的制程能够达成商业惯例。发明内容有鉴于此，本发明提供一种半导体装置的制造方法，包含提供一半导 体晶片，其具有一正面与一背面，在上述正面具有多个置于其上的电路元件，上述半导体晶片还具有一厚度，其圆周具有一斜面(bevel)区；施以一裁切步 骤，沿上述半导体晶片的圆周作裁切，以消除至少一部分的上述斜面区；提 供一承载基板；施以一连接步骤，将上述承载基板连接至上述半导体晶片的 上述正面；以及在上述半导体晶片的上述背面的至少一部分，縮减上述半导 体晶片的厚度。本发明又提供一种半导体装置的制造方法，适用于背面感光的互补型金 属氧化物半导体(complementary metal-oxide-semiconductor; CMOS)装置的制造，包含提供一CMOS晶片，其具有一正面与一背面，在上述正面具有多个CMOS电路元件置于其上，上述CMOS晶片还具有一厚度，其圆周具有 一斜面区；提供一承载基板；施以一连接步骤，将上述承载基板连接至上述 CMOS晶片的上述正面；施以一裁切步骤，沿上述CMOS晶片的圆周作裁切， 以消除至少一部分的上述斜面区；以及在上述半导体晶片的上述背面的至少 一部分，縮减上述半导体晶片的厚度。上述的半导体装置的制造方法，其中所述裁切步骤是在围绕所述CMOS 晶片的圆周的环状区内，縮减所述CMOS晶片的厚度。上述的半导体装置的制造方法，其中所述CMOS晶片的直径不大于8 英寸；以及将所述CMOS晶片的厚度縮减至不大于50啤。上述的半导体装置的制造方法，其中所述CMOS晶片的直径不大于12
英寸；以及将所述CMOS晶片的厚度縮减至不大于100pm。上述的半导体装置的制造方法，其中所述连接步骤中，还包含在所述 CMOS晶片与所述承载基板之间使用一中间连接材料。上述的半导体装置的制造方法，其中所述裁切步骤中是以一裁切刀执行 多次裁切的操作，以增加所述CMOS晶片的移除量。上述的半导体装置的制造方法，其中所述裁切步骤包含一或多道程序， 自由选择以下所组成的族群机械裁切、化学裁切、与激光切削。上述的半导体装置的制造方法，其中所述裁切步骤是在围绕所述CMOS 晶片的圆周的环状区内，移除其物质，所述环状区的宽度约2mm。上述的半导体装置的制造方法，其中所述承载基板包含玻璃或硅。本发明又提供一种半导体装置的制造方法，适用于背面感光的互补型金 属氧化物半导体(complementary metal-oxide-semiconductor; CMOS)装置的制 造，包含提供一CMOS晶片，其具有一第一主要表面与一第二主要表面， 在上述第一主要表面具有多个有源电路元件，上述CMOS晶片还具有一晶片 厚度， 一斜面区则沿着上述CMOS晶片的圆周置于其边缘；施以一移除步骤， 在上述斜面区内移除上述CMOS晶片，移除量为一第一厚度；以及在上述 CMOS晶片的上述第二主要表面的至少一部分，縮减上述CMOS晶片的厚 度，縮减量为一第二厚度；其中上述第二厚度大于上述第一厚度。上述的半导体装置的制造方法，还包含提供一承载基板；以及施以一 连接步骤，将所述承载基板连接至所述CMOS晶片的所述第一主要表面；其 中所述移除步骤的顺序是在所述连接步骤之前。上述的半导体装置的制造方法，还包含提供一承载基板；以及施以一 连接步骤，将所述承载基板连接至所述CMOS晶片的所述第一主要表面；其 中所述移除步骤的顺序是在所述连接步骤之后。上述的半导体装置的制造方法，其中所述移除步骤是在围绕所述CMOS 晶片的圆周的环状区内，縮减所述CMOS晶片的厚度。上述的半导体装置的制造方法，其中所述移除步骤中是以一裁切刀执行 多次裁切的操作，以增加所述CMOS晶片的移除量。上述的半导体装置的制造方法，其中所述移除步骤是在围绕所述CMOS 晶片的圆周的环状区内，移除所述CMOS晶片的物质，所述环状区的宽度约1.5mm。
图1A 1D为一系列的剖面示意图，显示一系列例示的制程步骤，用以 制造一典型的背面感光式CMOS装置。图2A与2B分别为一平面图与一部分剖面示意图，显示一例示的半导体曰ti"图3为一曲线图，显示一例示的半导体晶片的边缘轮廓。 图4A 4D为一系列的剖面示意图，显示本发明较佳实施例的晶片裁切 制程的步骤。图5A 5C为一系列的剖面示意图，显示本发明另一实施例的晶片裁切 制程的步骤。图6A为一平面图，显示一例示的半导体晶片，显示其在未经边缘薄化 的前处理的情况下，由背面进行薄化处理后的情况。图6B为一平面图，显示一例示的半导体晶片，显示其在经过边缘薄化 的前处理的情况下，由背面进行薄化处理后的情况。其中，附图标记说明如下2娃晶片3正面4承载基板5背面6有源表面8粘着剂层10分割线11芯片12圆周边缘13斜面区14封胶层16引线18切割刀20侦幢22底部24中间层26正面28研磨轮30崩裂与破裂区具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举 出较佳实施例，并配合附图，作详细说明如下在本发明的一实施例中，公开一种制程方法，能在背面感光式CMOS装置的制程的晶片薄化步骤中，减少因该步骤所造成半导体晶片破片的问题。 具体而言，第一实施例公开在晶片的薄化处理之前，裁切晶片圆周的边缘部， 上述裁切的制程可在将晶片连接至一承载基板之前或之后进行。请参考图1A 1D，为一系列的剖面示意图，显示一系列例示的制程步骤， 用以制造一背面感光式CMOS影像芯片。图1A显示一硅晶片(半导体晶片或 CMOS晶片)2，其连接至一承载基板4，承载基板4可以是硅、玻璃、或其 它适当的材料。硅晶片2可包含多个形成于一表面上的CMOS装置，该表面 称为"有源表面"6。在绘示的实施例中，承载基板4与硅晶片2的连接方 式是使有源表面6朝上，而面向承载基板4。承载基板4可依据所使用的连 接方法，被覆一粘着剂层(中间连接材料)8。如果在承载基板4覆上粘着剂层 8，则可以承载基板4覆上粘着剂层8的那一面面对硅晶片2的有源表面6 的方式，将承载基板4连接至硅晶片2。硅晶片2可具有正面(第一主要表面)3与背面(第二主要表面)5。硅晶片2 的正面3通常包含有源表面6(例如包含背面感光式CMOS装置的装置电路与 其它电路)，而背面5则作为光线进入影像装置的门户。硅晶片2可具有一原 始的厚度T。该原始的厚度通常太大，而无法提供足够的透明度，来足以使 光子穿透而进入像素中，因此可将硅晶片2予以薄化(通过研磨或其它适当的 制程)，以达成如图1B所示的縮减后的厚度t。在该厚度t时，硅晶片2可具 有足够的透明度，可使所需数量的光子撞击到像素。在本发明的一实施例中，
硅晶片2縮减后的厚度t的值约为50Kim。在本制程中，如图1B所示的箭号 A，自背面5研磨硅晶片2。薄化处理后，然后进行硅晶片2的后续制程，例如加入一或多层的封胶 层14及/或引线16。然后可沿着图1C所示的分割线10对硅晶片2进行蚀刻， 将其分离成如图1D所示的单独的芯片11。图2A与2B所显示的硅晶片2具有一正面3、 一背面5、厚度T、与一 圆周边缘12。图2B显示斜面区13的存在，其位于邻接硅晶片2的圆周边 缘12处。斜面区13的存在可围绕硅晶片2的整个圆周边缘12，其作用是避 免晶片边缘崩裂(chipping)或是方便硅晶片2的传送(handling)。在一实施例 中，在硅晶片2的圆周边缘12所测量的斜面区13的大小b约为1500A或更 大，其由圆周边缘12向内距圆周边缘12约1.0mm的距离d开始。图3绘示 一例示的硅晶片2的斜面区13的测量。在与承载基板4连接时，斜面区13 是硅晶片2最脆弱的部分，这部分将会在后文作更详细的叙述。如前所述，可将硅晶片2连接至承载基板4(图1A)。当对硅晶片2进行 薄化处理时，承载基板4可经由其它物体对硅晶片2提供结构性的支持，而 保护硅晶片2不会受到其薄化制程中的物理性研磨或抛光步骤作用于其上的 应力的破坏。硅晶片2与承载基板4的连接可使用各种的技术，其中一些需 要用到置于硅晶片2与承载基板4之间的中间层，而其中一些则不需用到上 述中间层。一适用的连接技术称为"直接连接"，其不需用到上述置于硅晶片2与 承载基板4之间的中间层。上述直接连接的制程包含将晶片与承载基板压合， 并将晶片与承载基板加热至约100(TC，维持一既定的时间。另一直接连接的 技术则包含"表面活化连接"与"真空连接"。在表面活化连接中，在超高 真空(ultra high vacuum; UHV)中，以氩气的快速原子流体(argon fast atom stream; Ar-FEB)自动清洁晶片与承载基板的表面，而将二者接合。上述制程 可在室温下进行，或升温至200 250°C。在真空连接中，使用真空的环境将 晶片与承载基板压合，并加热至200~250°C 。另外，也可使用"阳极连接"的技术，其将硅晶片2与承载基板4夹合 于二个金属电极之间，加热至300 500'C，并在二者之间施加约1000伏特的 电位差。使用玻璃的承载基板4时，通过前述施加的电场将钠离子自玻璃的
接合表面移出，在玻璃表面附近缺少钠离子会使该表面与晶片的硅表面发生 高度的反应，而在二者之间形成坚固的化学键结。需要一中间层的连接技术例如为共晶连接、粘着剂连接、与玻璃介质接合(glass frit bonding)。共晶连接包含将会构成共晶合金的不同成分拆开，分 别镀在硅晶片2与承载基板4上。然后将硅晶片2与承载基板4加热而彼此 接触，其界面发生扩散而形成该共晶合金，以熔化的共晶层来达成二者的连 接。在一例示的实施例中，使用硅-金的共晶合金，其制程温度约为37(TC。粘着剂接合可使用环氧树脂、硅胶、光致抗蚀剂、聚酰亚胺等物质连接 硅晶片2与承载基板4，通常其粘着接合需要加热(加热至120~140°C)。玻璃介质接合为可用以连接硅晶片2与承载基板4的另外一种技术，其 包含使用一连接于二者之间的低熔点的玻璃材料。可以例如预先形成 (preform)、旋转涂布法、网印法、溅镀层等方法形成于硅晶片2与承载基板 4的其中之一或二者上，并加以图形化以定义出密封区(sealing areas),然后 将硅晶片2与承载基板4压合，并加热至400-500°C。虽然前述的所有制程可用以成功地达成硅晶片2与承载基板4之间的连 接，其效果仅限于二者平坦的区域上，发生于斜面区13的接合不良的问题 依然存在。如前所述，发生于斜面区13的硅晶片2的破片/裂痕会快速地进展而进 入硅晶片2的装置区，而造成前述的损失。既然在斜面区13无法使硅晶片2 与承载基板4完全连接，其一种解决晶片破片问题的方法即是移除斜面区13 中会造成此问题的部分。通过在薄化制程之前消除造成晶片破片的源头(斜面 区13、或发生不当接合的区域)，就可以有效地减少或消除晶片的破片问题。请参考图4A 4D，显示使用边缘裁切(例如移除斜面区)的一例示的实施 例。图4A显示硅晶片2的部分剖面图，其具有一正面3、 一背面5、与一斜 面区13。图4B显示使用一切割刀18来移除邻接正面3的一部分的斜面区 13。如图所示，可调整切割刀18的位置，使其可移除厚度rt与带状宽度rw 的硅晶片2，而沿着圆周边缘12在硅晶片2形成实质上平坦的侧壁20与底 部22。在此绘示的实施例中，切割刀18的配置用以移除厚度rt的硅晶片2， 其小于斜面区13的大小b;切割刀18的配置亦用以移除带状宽度rw的硅晶 片2，其至少等于距离d，即是斜面区13由圆周边缘12伸入硅晶片2的距 离。硅晶片2的裁切可使用一道的裁切程序，使切割刀18环绕圆周边缘12 作裁切，或是将切割刀18固定在一处，而使硅晶片2旋转而进行裁切。另 外，亦可使用多道的裁切程序，以达成所需带状宽度为rw的厚度裁减区。 当需要较大的带状宽度rw时，可能适合使用多道的裁切程序。另外，当使 用多道的裁切程序时，切割刀18与硅晶片2的相对运动可呈现螺旋形的轨 迹，亦可以呈现震荡式的轨迹。在一实施例中，带状宽度rw的值为 0.3 5.0mm，较佳为约2.0mm。因此，在一实施例中，带状宽度rw的值约为 2.0mm，而裁切深度可适当地选择，以达成25 50Kim的最终厚度。另外，在 另一实施例中，带状宽度rw的值约为1.5mm。以切割刀18移除斜面区13的适当的部分后，可以如图4C所示，使用 前述的连接技术之一，将硅晶片2连接至承载基板4。图4C显示使用一中 间层24将承载基板4的一正面26连接至硅晶片2的正面3。根据所使用的 连接技术的不同，中间层24并非必要的元件。如图所示，硅晶片2的平坦 的正面3可充分地与承载基板4的正面26接合。图4D显示晶片薄化的步骤，其中使用研磨轮28从背面5来研磨硅晶片 2，直到达成所需的晶片厚度t为止。如前所述，也可以使用其它的薄化技术 例如抛光与蚀刻来取代研磨轮28。另外，也可以使用上述技术的组合来达成 所需的晶片厚度t。在另一裁切步骤中，其用以取代图4B所示的裁切步骤(仅移除一部分的 斜面区13)，在与承载基板4连接之前将斜面区13完全移除，因此可提供完 全平坦的圆周边缘12的轮廓。图5A 5C显示边缘裁切制程的另一实施例。图5A显示硅晶片2的部分 剖面图，硅晶片2具有一正面3、 一背面5、与一斜面区13。在本实施例中， 以前述的连接技术之一连接硅晶片2与承载基板4，因此以硅晶片2的正面 3面对承载基板4的正面26，使用中间层24来连接硅晶片2与承载基板4。 再次说明根据所使用的连接技术的不同，中间层24并非必要的元件。图5B显示使用切割刀18来移除硅晶片2的整个的斜面区13，因此沿 着硅晶片2的整个圆周而形成一平坦的侧壁20。如图所示，可以选择切割刀 18的位置，使其移除宽度rw的硅晶片2，足以移除整个斜面区13，而仅仅
留下硅晶片2的正面3与背面5的平坦部分。此接合后的裁切步骤可以消除 硅晶片2与承载基板4之间接合不良的区域。将硅晶片2的斜面区13移除之后，可以如图5C所示将硅晶片2薄化， 而达成最终晶片厚度t，其值可以是l 100pm，较佳为10 10(Him。另外，硅 晶片2的最终晶片厚度t愈薄，发生破片的风险就相对增加；而在相同的最 终晶片厚度t的情形下，硅晶片2的直径愈大，发生破片的风险也相对增加。 在一实施例中，硅晶片2的直径不大于8英寸，而将其厚度t縮减至不大于 50prn;而在另一实施例中，硅晶片2的直径不大于12英寸，则将其厚度縮 减至不大于100pm。上述晶片薄化的制程可实质上与前文对图4D所作的叙 述相同。请参考图6A与6B，显示一对的硅晶片2。图6A所示的硅晶片2的薄 化使用传统的制程，也就是将硅晶片2连接至承载基板4后，再以研磨其背 面5的方法将其薄化。如图所示，沿着硅晶片2的圆周边缘12存在许多崩 裂与破裂区30。而图6B所示的硅晶片2经过本发明的方法，在硅晶片2的 薄化之前移除硅晶片2的至少一部分的斜面区13。如图所示，图6B所示的 硅晶片2并无任何的崩裂与破裂区。如前所述用以取代刀片裁切的技术中，可使用一湿蚀刻的制程，而如图 4A 5C所示的部分步骤一般，移除部分或所有的斜面区13。另外，亦可使 用光致抗蚀剂洗边液(edge bead remover)来移除硅晶片2的斜面区13/边缘的 厚度。虽然提供直径实质上大于硅晶片2的承载基板4可减少晶片破片的发 生，该制程需要修改传送晶片的工具以及其它工具。因此，边缘裁切可视为 避免晶片破片的较简单的方式。另外，虽然前述是将晶片边缘裁切制程应用于背面感光式CMOS装置的 制程中，但其也可以应用于微机电或绝缘层上覆硅(绝缘层上覆半导体)的制 程，执行晶片连接与背面研磨的制程。虽然本发明已以较佳实施例公开如上，然而并非用以限制本发明，任何 本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当 可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求书所界 定的范围为准。
权利要求
1.一种半导体装置的制造方法，适用于背面感光的互补型金属氧化物半导体装置的制造，包含提供一互补型金属氧化物半导体晶片，其具有一正面与一背面，在所述正面具有多个置于其上的互补型金属氧化物半导体电路元件，所述互补型金属氧化物半导体晶片还具有一厚度，其圆周具有一斜面区；提供一承载基板；施以一连接步骤，将所述承载基板连接至所述互补型金属氧化物半导体晶片的所述正面；施以一裁切步骤，沿所述互补型金属氧化物半导体晶片的圆周作裁切，以消除至少一部分的所述斜面区；以及在所述半导体晶片的所述背面的至少一部分，缩减所述半导体晶片的厚度。
2. 如权利要求1所述的半导体装置的制造方法，其中所述裁切步骤是在 围绕所述互补型金属氧化物半导体晶片的圆周的环状区内，縮减所述互补型 金属氧化物半导体晶片的厚度。
3. 如权利要求2所述的半导体装置的制造方法，其中 所述互补型金属氧化物半导体晶片的直径不大于8英寸；以及 将所述互补型金属氧化物半导体晶片的厚度缩减至不大于50|im。
4. 如权利要求2所述的半导体装置的制造方法，其中 所述互补型金属氧化物半导体晶片的直径不大于12英寸；以及 将所述互补型金属氧化物半导体晶片的厚度縮减至不大于100pm。
5. 如权利要求1所述的半导体装置的制造方法，其中所述连接步骤中， 还包含在所述互补型金属氧化物半导体晶片与所述承载基板之间使用一中 间连接材料。
6. 如权利要求1所述的半导体装置的制造方法，其中所述裁切步骤中以 一裁切刀执行多次裁切的操作，以增加所述互补型金属氧化物半导体晶片的 移除量。
7. 如权利要求6所述的半导体装置的制造方法，其中所述裁切步骤包含 一或多道程序，自由选择以下所组成的族群机械裁切、化学裁切、与激光 切削。
8. 如权利要求6所述的半导体装置的制造方法，其中所述裁切步骤是在 围绕所述互补型金属氧化物半导体晶片的圆周的环状区内，移除其物质，所述环状区的宽度约2mm。
9. 如权利要求1所述的半导体装置的制造方法，其中所述承载基板包含 玻璃或硅。
10. —种半导体装置的制造方法，适用于背面感光的互补型金属氧化物 半导体装置的制造，包含提供一互补型金属氧化物半导体晶片，其具有一第一主要表面与一第二 主要表面，在所述第一主要表面具有多个有源电路元件，所述互补型金属氧 化物半导体晶片还具有一晶片厚度， 一斜面区则沿着所述互补型金属氧化物 半导体晶片的圆周置于其边缘；施以一移除步骤，在所述斜面区内移除所述互补型金属氧化物半导体晶 片，移除量为一第一厚度；以及在所述互补型金属氧化物半导体晶片的所述第二主要表面的至少一部 分，縮减所述互补型金属氧化物半导体晶片的厚度，縮减量为一第二厚度；其中所述第二厚度大于所述第一厚度。
11. 如权利要求10所述的半导体装置的制造方法，还包含 提供一承载基板；以及施以一连接步骤，将所述承载基板连接至所述互补型金属氧化物半导体 晶片的所述第一主要表面；其中所述移除步骤的顺序在所述连接步骤之前。
12. 如权利要求10所述的半导体装置的制造方法，还包含 提供一承载基板；以及施以一连接步骤，将所述承载基板连接至所述互补型金属氧化物半导体 晶片的所述第一主要表面；其中所述移除步骤的顺序在所述连接步骤之后。
13. 如权利要求IO所述的半导体装置的制造方法，其中所述移除步骤是 在围绕所述互补型金属氧化物半导体晶片的圆周的环状区内，縮减所述互补 型金属氧化物半导体晶片的厚度。
14. 如权利要求IO所述的半导体装置的制造方法，其中所述移除步骤中以一裁切刀执行多次裁切的操作，以增加所述互补型金属氧化物半导体晶片 的移除量。
15. 如权利要求IO项所述的半导体装置的制造方法，其中所述移除步骤 是在围绕所述互补型金属氧化物半导体晶片的圆周的环状区内，移除所述互 补型金属氧化物半导体晶片的物质，所述环状区的宽度约1.5mm。
全文摘要
本发明提供一种半导体装置的制造方法，适用于背面感光装置的制造。特别是本制造方法可减少由于晶片边缘处不良的连接质量在制造过程中对晶片的危害。在一实施例中，将晶片连接至基板之前，施以晶片边缘裁切的步骤。使用一预磨刀(pre-grind blade)沿着晶片的圆周形成一直角的边缘，以消除所有的锐利的边缘。在另一实施例中，将晶片连接至基板之后，施以边缘裁切，其使用一预磨刀来移除研磨前发生连接不佳的晶片边缘的环状区。在各情况中，研磨后的晶片的最终厚度约为50μm。
文档编号H01L21/8238GK101127311SQ200710008340
公开日2008年2月20日 申请日期2007年1月29日 优先权日2006年8月16日
发明者傅士奇, 刘铭棋, 喻中一, 萧国裕, 蔡嘉雄, 谢元智 申请人:台湾积体电路制造股份有限公司