专利名称：陈列封装式半导体浪涌防护器件的制作方法
技术领域：
本发明涉及一种陈列封装式半导体浪涌防护器件，起电磁浪涌防护、抑制电谐波、通信设施如程控交换机及雷达系统的快速过压保护，属于电子元器件应用技术领域。
背景技术：
已有技术对电磁浪涌防护、抑制电谐波、通信与雷达系统的快速过压保护的半导体浪涌保护器件通常由半导体二极管即业界简称为TVS(Transient Voltage Suppressor)来担当。半导体二极管的结构典型的由轴向封装式例如由意大利意法半导体公司生产的型号为D0-41，以及同样由该公司生产的型号为D0-214AA的贴片封装式结构。这种半导体二极管具有响应速度快，能达到纳秒级和残压低、动作精度高、无跟随电流的优点；欠缺是容易受热而失效、耐流能力差、通流能力弱，通常只有几百安培。
申请人认为上述欠缺是由二极管的封装结构所致，即由单片式封装所致，因为一个单位面积的芯片在半导体工作状态下所承受的功率是一定的，如果将芯片加工成耐高电压芯片，那么其通流能力便相应变小，在高电压工作电平下，工作时会产生极大的热量致使器件热失效，由于热失效而导致芯片不能承受大的功率，即前述的通流能力小。
发明内容
本发明的任务是要提供一种耐热程度高、耐流能力强、通流能力大的陈列封装式半导体浪涌防护器件。
本发明的任务是这样来完成的，一种陈列封装式半导体流浪涌防护器件，它包括基体，该基体包括芯片和分别结合在芯片两侧的一对第一、第二电极以及用于将基体与电路连接的一对第一、第二插脚，特点是还包括有至少一个叠加基体，该叠加基体包括一叠加芯片和分别结合在叠加芯片两侧的一对第一、第二叠加电极，其中第二电极与第一叠加电极相贴合，所述的第一、第二插脚分别与第一电极和第二叠加电极的外侧贴合。
本发明所述的芯片、叠加芯片的材料为单晶硅，单晶硅的厚度为0.1～0.5mm。
本发明所述的芯片、叠加芯片的形状、大小是相同的。
本发明所述的第一、第二电极以及所述的第一、第二叠加电极的材料为金属。
本发明所述的第一、第二电极以及所述的第一、第二叠加电极的形状大小是相同的。
本发明所述的第一、第二电极以及所述的第一、第二叠加电极的厚度各为0.15～0.5mm。
本发明所述的结合为高温锡焊结合，所述的贴合为高温锡焊贴合。
本发明所述的叠加基体的数量为1-10个。
本发明所述的叠加基体的数量为3-10个。
本发明所述的第一、第二插脚上所延伸出的第一、第二插脚接线耳的形状为直条形或弯曲形。
本发明所推的技术方案的优点由于在基体上结合有叠加基体，因此能增强器件的耐热程度和耐流能力以及提高通流能力。
图1为本发明的第一实施例示意图。
图2为本发明的第二实施例示意图。
图3为本发明的第三实施例示意图。
图4为本发明的第四实施例示意图。
具体实施例方式
实施例1请参阅图1，作为一种实施方式，给出的基体1包括材料为单晶硅并且厚度为0.12mm的芯片11和分别通过高温锡焊料结合在芯片11两侧的并且形状、大小均与芯片1相同的材料为金属但优选为铜并且厚度为0.16mm的第一、第二电极12、13。一个叠加基体2结合在基体1的一侧即结合在第二电极13上，该叠加基体2包括材料为单晶硅并且厚度为0.12mm的叠加芯片21和分别通过高温锡焊料而结合在叠加芯片21两侧的并且形状、大小与叠加芯片21相同的材料为金属并且优选为铜并且厚度为0.16mm的第一、第二叠加电极22、23。其中第二电极13与第一叠加电极22通过高温锡焊料贴合即焊合在一起构成双重复合基体，这里所讲的双重复合基体即为一个基体1与一个叠加基体2相结合的组合件。由图见，在第一电极12和第二叠加电极23的外侧分别通过高温锡焊焊合有大小与第一电极12、第二叠加电极23相同、厚度与第一电极12、第二叠加电极23相等的第一、第二插脚3、4，不言而喻，第一、第二插脚3、4是用来与在上面已提及的通信设备，如程控交换机、雷达系统等设备的电路连接。在本实施例中，推荐的第一、第二插脚3、4上所窄缩延伸出的第一、第二插脚接线耳31、41为直条状。
实施例2请参阅图2，其是在图1的基础上再增加一个叠加基体2，构成为多重复合基体即由一个基体1与二个叠加基体2相结合的组合体。芯片11、叠加芯片21的厚度为0.25mm，第一、第二电极12、13和第一、第二叠加电极22、23的厚度各为0.25mm，其余同对实施例1的描述。
实施例3请参阅图3，其是在图1即在实施例2的基础上再增加二个叠加基体2，构成为五重复合基体，即一个基体1和4个叠加基体2。芯片11、叠加芯片21的厚度为0.38mm，第一、第二电极12、13和第一、第二叠加电极22、23的厚度均为0.36mm，在第一、第二插脚3、4上所窄缩延伸出的第一、第二插脚接线耳31、41相对于第一、第二插脚3、4而言弯曲成7字形或称L形，这种形状十分有利于贴片机的贴片焊接加工。其余同对实施例1的描述。
实施例4请参阅图4，其是在图1即在实施例3的基础上再增加四个叠加基体2，构成为九重复合基体，即一个基体1和8个叠加基体2。芯片11、叠加芯片21的厚度为0.48mm，第一、第二电极12、13以及第一、第二叠加电极22、23的厚度均为0.49mm，在第一、第二插脚3、4中部所延伸出或称引出的第一、第二插脚接线耳31、41的形状呈L形，这种形状十分有利于贴片机的贴片焊接加工。其余同对实施例1的描述。
通过上述实施例的说明，完全可以理解出，对于叠加基体2的具体数量是并不受到限制的，依据需要而可适度增减，但至少叠加有一个。此外，上面定义的第一、第二电极12、13以及第一、第二叠加电极22、23的功用实际上担当着散热的作用，故而也可称它们为散热片。
由上述实施例1、2、3、4所得到的本发明的陈列封装式半导体浪涌器件经测试具有下表所示的技术效果。
备注测试环境25℃、一个标准大气压、湿度45-75％。
权利要求
1.一种陈列封装式半导体流浪涌防护器件，它包括基体(1)，该基体(1)包括芯片(11)和分别结合在芯片(11)两侧的一对第一、第二电极(12)、(13)以及用于将基体(1)与电路连接的一对第一、第二插脚(3)、(4)，其特征在于还包括有至少一个叠加基体(2)，该叠加基体(2)包括一叠加芯片(21)和分别结合在叠加芯片(21)两侧的一对第一、第二叠加电极(22)、(23)，其中第二电极(13)与第一叠加电极(22)相贴合，所述的第一、第二插脚(3)、(4)分别与第一电极(12)和第二叠加电极(23)的外侧贴合。
2.根据权利要求1所述的陈列封装式半导体流浪涌防护器件，其特征在于所述的芯片(11)、叠加芯片(21)的材料为单晶硅，单晶硅的厚度为0.1～0.5mm。
3.根据权利要求1所述的陈列封装式半导体流浪涌防护器件，其特征在于所述的芯片(11)、叠加芯片(21)的形状、大小是相同的。
4.根据权利要求1所述的陈列封装式半导体流浪涌防护器件，其特征在于所述的第一、第二电极(12)、(13)以及所述的第一、第二叠加电极(22)、(23)的材料为金属。
5.根据权利要求1所述的陈列封装式半导体流浪涌防护器件，其特征在于所述的第一、第二电极(12)、(13)以及所述的第一、第二叠加电极(22)、(23)的形状大小是相同的。
6.根据权利要求4或5所述的陈列封装式半导体流浪涌防护器件，其特征在于所述的第一、第二电极(12)、(13)以及所述的第一、第二叠加电极(22)、(23)的厚度各为0.15～0.5mm。
7.根据权利要求1所述的陈列封装式半导体流浪涌防护器件，其特征在于所述的结合为高温锡焊结合，所述的贴合为高温锡焊贴合。
8.根据权利要求1所述的陈列封装式半导体流浪涌防护器件，其特征在于所述的叠加基体(2)的数量为1-10个。
9.根据权利要求1所述的陈列封装式半导体流浪涌防护器件，其特征在于所述的叠加基体(2)的数量为3-10个。
10.根据权利要求1所述的陈列封装式半导体流浪涌防护器件，其特征在于所述的第一、第二插脚(3)、(4)上所延伸出的第一、第二插脚接线耳(31)、(41)的形状为直条形或弯曲形。
全文摘要
一种陈列封装式半导体浪涌防护器件，起电磁浪涌防护、抑制电谐波、通信设施如程控交换机及雷达系统的快速过压保护，属于电子元器件应用技术领域。包括基体，该基体包括芯片和分别结合在芯片两侧的一对第一、第二电极以及用于将基体与电路连接的一对第一、第二插脚，特点是还包括有至少一个叠加基体，该叠加基体包括一叠加芯片和分别结合在叠加芯片两侧的一对第一、第二叠加电极，其中第二电极与第一叠加电极相贴合，所述的第一、第二插脚分别与第一电极和第二叠加电极的外侧贴合。优点由于在基体上结合有叠加基体，因此能增强器件的耐热程度和耐流能力以及提高通流能力。
文档编号H01L23/36GK101075607SQ20071002266
公开日2007年11月21日 申请日期2007年5月25日 优先权日2007年5月25日
发明者汪劲松, 范文龙 申请人:常熟通富电子有限公司