专利名称：沟槽型双层栅功率mos结构实现方法
技术领域：
本发明涉及一种沟槽型双层栅功率M0S结构的制备方法。
背景技术：
功率MOSFET (M0S结构的场效应晶体管)是低压范围内最好的功率开 关器件，以其输入阻抗高，低损耗、开关速度快、无二次击穿、安全工作 区宽、动态性能好，易与前极耦合实现大电流化、转换效率高等特性用于 处理电能，包含频率变换、功率变换和控制、DC/DC转换等。其生产工艺 进入亚微米、深亚微米时代，采用侧墙(Spacer)技术研制的小单元尺寸 第五代功率MOSFET和槽栅功率MOSFET工业化生产，元胞密度高达每平方 厘米4448.5万个，其精细工艺与微电子电路相当，新结构、新工艺还在 不断完善中，并向高压大电流、低压小功率、极低内阻、线性微波功率 M0S器件等方面发展。采用腐蚀挖槽工艺在管芯上开有沟槽的产品称为 Trench MOSFET (沟槽型M0S场效应晶体管)，沟槽结构的沟道是纵向。在 其侧壁可制作MOS的栅极，所占用面积比横向沟道小、进一步提高元胞密 度，在器件性能上可增强MOSFET的雪崩击穿能力，有效减少导通电阻， 降低驱动电压，成为追求超低通态漏源电阻性能的择优结构。
沟槽型双层栅功率MOS器件具有击穿电压高，导通电阻低，开关速度 快的特性。在沟槽型双层栅功率MOS器件， 一种实现方法是浮置第一层多 晶硅，图1为一浮置第一层多晶硅的沟槽型双层栅功率MOS器件结构示意图，硅片100背面作为漏极，沟槽110里从下往上依次为厚栅氧化层102，
位于第一层多晶硅103填充的沟槽部分四周；其上为第一层多晶硅103;
高密度等离子体氧化膜104 (HDP oxide);第二层多晶硅105，在其填充 的沟道四周淀积了一薄栅氧化层108、沟槽之间的硅外延层101上制备沟 道体106和源极107。浮置第一层多晶硅的缺点在于，(以丽OS为例)由 于第一层多晶硅103与第二层多晶硅105的耦合作用，致使第一层多晶硅 电位大于0，从而吸引N型轻掺杂的硅外延层101中的电子到厚栅氧化层 102与硅外延层101的界面，相当于增大了硅外延层101的掺杂浓度，导 致击穿电压降低，限制了器件的耐压。另一种方法是通过光刻将沟槽中的 第一层多晶硅引出来接地(见图2)，第一层多晶硅可靠接地，加之第一 层多晶硅下面的厚栅氧化层作用，致使第一层多晶硅、厚栅氧化层、硅外 延层构成的MOS场效应管处于耗尽状态，相当于降低了厚栅氧化层与硅外 延层界面的掺杂浓度，降低了界面的电场强度，从而提高了器件的击穿电 压。
现有制备沟槽型双层栅功率MOS结构(见图2)的工艺为(1)沟槽 201光刻，88度沟槽刻蚀，厚栅氧化层202生长；(2)同时掺杂的第一层 多晶硅203生长(DOPOS过程)；(3)第一层多晶硅203光刻，刻蚀；(4) 高密度等离子体氧化膜204 (HDP oxide)淀积；(5)湿法腐蚀沟槽内的 高密度等离子体氧化膜204，至第一层多晶硅上剩余一定厚度的高密度等 离子体氧化膜为止；(6)牺牲氧化层生长、剥离，薄栅氧化层206生长； (7)淀积第二层多晶硅205; (8)第二层多晶硅205的光刻、刻蚀；(9) 沟道体(BODY) 207，源区(SOURCE) 209形成；(10)接触孔、硼磷硅玻璃层(BPSG)208、金属和钝化层形成。上述沟槽型功率MOS器件中，硅衬 底200背面作功率MOS器件的漏极。
按上述工艺制备出来的沟槽型双层栅功率MOS结构，为实现第一层多 晶硅的可靠接地，采用第一层多晶硅204填充整个沟槽并伸出硅平面来实 现第一层多晶硅接触孔的制备；其在制备第二层多晶硅接触孔时，其下填 充的第一层多晶硅也己完全填满沟槽并在硅平面以上凸出。因在具体工艺 处理过程中，在对应于第一层多晶硅203上面的高密度等离子体氧化膜 204进行湿法腐蚀过程中，由于湿法腐蚀具有各向异性的特点，使硅平面 上的第一层多晶硅203下面的厚栅氧化层202也被腐蚀掉了，以至于己经 腐蚀到沟槽的里面，这样在淀积第二层多晶硅以后，就使得第二层多晶硅 填入了第一层多晶硅下面(即图2虚线圆所示区域)。此外，由于伸出沟 槽表面以上的第一层多晶硅侧壁与第二层多晶硅之间仅有薄的栅氧化层 (即图3虚线圆所示区域)，而且使用干法刻蚀第一层多晶硅时会造成第 一层多晶硅侧面比较粗糙，容易造成两层多晶硅栅之间的击穿，严重影响 器件的应用。另外，由于第一层多晶硅在硅平面以上，该制备工艺在第一 层多晶硅侧面留有第二层多晶硅的侧墙(Spacer),不利于器件的等比例 縮小。
发明内容
本发明要解决的技术问题是提供一种沟槽型双层栅功率MOS结构实 现方法，根据此方法制备的沟槽型双层栅功率M0S器件能避免因从沟槽中 弓I出第一层多晶硅而造成的两层多晶硅栅侧壁之间容易漏电的问题。
为解决上述技术问题，本发明的沟槽型双层栅功率MOS结构实现方法，包括如下步骤
(1) 沟槽的刻蚀，厚栅氧化层生长；
(2) 第一层多晶硅的淀积；
(3) 第一层多晶硅的反刻；
(4) 沟槽侧壁厚栅氧化层湿法剥离；
(5) 高密度等离子体氧化膜淀积；
(6) 湿法腐蚀高密度等离子体氧化膜；
(7) 牺牲氧化层生长、剥离、薄栅氧化层生长；
(8) 第二层多晶硅淀积；
(9) 第二层多晶硅反刻；
(10) 第二层多晶硅光刻，将需接地的第一层多晶硅上的第二层多晶 硅刻蚀掉；
(11) 沟道体，源区的形成；
(12) 接触孔、金属、钝化层形成。
采用了本发明的方法制备沟槽型双层栅功率MOS器件，通过制备一伸 入沟槽内的第一层多晶硅接触孔，用金属把第一层多晶硅引出来接地，而 不是采用将第一层多晶硅填充满整个沟槽并高出硅平面来引出接触孔接 地的结构，故由本发明制得的沟槽型功率MOS器件避开了原来工艺中存在
的引出来接地的第一层多晶硅侧壁与第二层多晶硅之间存在薄栅氧化层 的状态，提高器件的电学性能。同时因为没采用将第一层多晶硅引到沟槽 以上的作法，也避免了形成第二层多晶硅的侧墙，故适合于器件的等比例 縮小。另外，本发明中的工艺方法与现行通用的沟槽型双层栅功率M0S工艺完全兼容；且与现有工艺相比还可以节省一块光刻版，节省了整个器 件的生产成本。
下面结合附图与具体实施方式
对本发明作进一步详细的说明
图1是浮置第一层多晶硅的沟槽型双层栅功率MOS器件结构示意图2是第一层多晶硅接地的沟槽型双层栅功率MOS器件结构示意图3是沿图2中A-A'截面的局部示意图4是本发明的工艺流程示意图5是本发明的第一层多晶硅淀积后的结构示意图6是本发明的第一层多晶硅反刻后的结构示意图7是本发明的高密度等离子体氧化膜淀积后的结构示意图8是本发明的湿法腐蚀高密度等离子体氧化膜后的结构示意图9是本发明的薄栅氧化层生长后的结构示意图IO是本发明的第二层多晶硅淀积后的结构示意图11是本发明的第二层多晶硅反刻后的结构示意图12是本发明的第二层多晶硅光刻、刻蚀后的结构示意图13是用本发明的方法制备的功率MOS器件结构示意图14是用本发明的方法制备的功率M0S器件的版图示意图15是沿图14中B-B'的截面沟槽部分结构示意图。
具体实施例方式
硅片ll为器件的衬底，硅片背面整个为该功率MOS器件的漏极，器 件的图案是在衬底硅上的硅外延层IO上制备的。图4给出了本发明的工艺流程，具体实施工艺如下
(1) 沟槽12的制备和厚栅氧化层13 (SHIELD GATE OXIDE)的生长； 沟槽制备工艺为沟槽12的制备包括先用沟槽光刻版曝出需制备沟
槽的位置，再刻蚀出90度沟槽，沟槽的深度由具体器件要求确定。随后 在沟槽四周和硅外延层上生长厚栅氧化层13，厚栅氧化层13可包括一约 500埃的热氧化层和一约1100埃的高温氧化层(HTO)，其中高温氧化层 可以采用高温低压化学气相沉积工艺。
(2) 第一层多晶硅14的生长和磷惨杂；
第一层多晶硅14淀积工艺为先淀积不掺杂的多晶硅，淀积厚度为能 保证该多晶硅填满整个沟槽并高出硅平面以上，而后对多晶硅栅进行磷掺 杂(图5)，掺杂后制得的即为第一层多晶硅14。具体为以低压化学气相 沉积的工艺，在62(TC下淀积约6000埃厚不掺杂的第一层多晶硅，然后 在90(TC下用P0Cl3为掺杂源，对该未掺杂的多晶硅栅进行磷掺杂，时间 可为70分钟；
(3) 第一层多晶硅14反刻，干法刻蚀工艺将第一层多晶硅刻蚀至沟 槽内，离沟槽表面约lum的位置(图6);
采用多晶硅对氧化层选择比高的刻蚀条件，以衬底硅上的厚栅氧化层 13作为刻蚀的终止层，不需要额外的光刻版，干法刻蚀第一层多晶硅至 沟槽内。具体操作流程为先主刻蚀沟槽表面以上的第一层多晶硅(具体 实施中可为4000埃厚的)，后以找终点形式刻蚀至厚栅氧化层表面，接下 来再以与终点形式相同的工艺控制参数过刻蚀沟槽内第一层多晶硅(约至 硅平面以下0.6um处)，以避免第一层多晶硅在厚栅氧化层上残留，最后以各向同性的刻蚀工艺刻蚀沟槽内第一层多晶硅(约至硅平面以下lum 处)，并削平多晶表面的凹凸不平。这里第一层多晶硅需刻蚀掉的厚度由 具体工艺要求而定，通过刻蚀时间和刻蚀速率等来控制。
(4) 沟槽侧壁厚栅氧化层的湿法剥离； 用缓冲氧化膜腐蚀液(BOE腐蚀液)剥离没有被第一层多晶硅覆盖的
沟槽侧壁厚栅氧化层，目的是为降低后续高密度等离子体氧化膜淀积时的 深宽比，提高填充效果，便于高密度等离子体氧化膜的淀积。
(5) 淀积高密度等离子体氧化膜15 (图7); 淀积的高密度等离子体氧化氧化膜15 (可为11000埃厚)，要求淀积
的高密度等离子体氧化膜具有高的均匀性，确保沟槽内的高密度等离子体 氧化膜致密，没有小孔。
(6) 湿法腐蚀沟槽内的高密度等离子体氧化膜15，至第一层多晶硅 表面剩余约1000埃厚的高密度等离子体氧化膜止(图8);这里可用较高 浓度的B0E腐蚀液腐蚀沟槽内的高密度等离子体氧化膜，
(7) 牺牲氧化层生长、剥离、生长薄栅氧化层16 (图9);该步骤在 氧化炉管内进行，此栅氧化层比步骤(1)中的栅氧化层薄，为区别称其 为薄栅氧化层。
(8) 第二层多晶硅17淀积(图10);可利用LPCVD工艺(低压化学 气相沉积)淀积同时重掺杂磷的第二层多晶硅(D0P0S淀积工艺)，厚度 可为6000埃。
(9) 第二层多晶硅17反刻(图11);这里也利用薄栅氧化层做刻蚀 终止层，不需要用额外的光刻版，采用多晶硅对氧化层具有高选择比的工艺条件，通过干法刻蚀将第二层多晶硅17刻蚀至薄栅氧化层表面，为避
免第二层多晶硅在薄栅氧化层上残留，可过刻蚀至沟槽平面以下约0. lum 处。具体实施工艺为先主刻蚀硅平面以上第二层多晶硅(4000埃)，然 后以找终点形式刻蚀至薄氧化层，最后以与上述终点形式相同的工艺参数 过刻蚀至沟槽内，硅平面以下约0. lum处。
(10)第二层多晶硅光刻、刻蚀(图12);
用第二层多晶硅的光刻版作光刻，将需要接地处的第一层多晶硅位置 上面的第二层多晶硅曝开，然后通过多晶硅对氧化层非常高选择比的干法 刻蚀工艺条件将需接地的第一层多晶硅上的第二层多晶硅完全刻蚀掉，以 露出需接地的第一层多晶硅。
(11)沟道体19，源极20形成；用沟道体光刻膜版进行光刻、离子注 入、剥胶、推进；源极光刻版光刻、离子注入、剥胶、推进。 (12接触孔，金属层，钝化层形成。
以常压低温化学气相沉积的方法淀积约1500埃的氧化膜，然后以常 压化学气相沉积的方法淀积约4200埃的BPSG (硼磷硅玻璃)；通过接触 孔光刻版光刻、干法刻蚀出接触孔；接下来为长程溅射工艺溅射阻挡金属 Ti/TiN约800埃/1000埃、而后快速退火；接着低压化学气相淀积难熔金 属钨，钨反刻，然后溅射约3um铝铜层，通过金属光刻版光刻、干法刻蚀 金属层；最后为约10000埃氮氧化硅钝化层生长、钝化层光刻、干法刻蚀 出引线孔。
本发明的MOS器件的版图见图14，从图14中的B-B'截面结构示意 图可以看到，本发明的方法制备的功率MOS结构中，第一层多晶硅14和第二层多晶硅17之间只有在垂直方向上有高密度等离子体氧化膜15，避 开了原有工艺制备的侧壁薄高密度等离子体氧化膜的结构，故能提高两层 多晶硅栅之间的击穿电压。上述工艺步骤中具体的数据取决于具体器件的 设计要求。
权利要求
1、一种沟槽型双层栅功率MOS结构实现方法，其特征在于，该方法包括如下步骤(1)沟槽的刻蚀，厚栅氧化层生长；(2)第一层多晶硅的淀积；(3)第一层多晶硅的反刻；(4)沟槽侧壁厚栅氧化层湿法剥离；(5)高密度等离子体氧化膜淀积；(6)湿法腐蚀高密度等离子体氧化膜；(7)牺牲氧化层生长、剥离、薄栅氧化层生长；(8)第二层多晶硅淀积；(9)第二层多晶硅反刻；(10)第二层多晶硅光刻，将需接地的第一层多晶硅上的第二层多晶硅刻蚀掉；(11)沟道体，源区的形成；(12)接触孔、金属、钝化层形成。
2、 按照权利要求1所述的沟槽型双层栅功率M0S结构实现方法，其 特征在于所述步骤(1)中沟槽的刻蚀为90度刻蚀工艺；所述步骤(2) 中第一层多晶硅的淀积工艺为先淀积不掺杂的多晶硅，后对所述多晶硅 进行磷掺杂。
3、 按照权利要求1或2所述的沟槽型双层栅功率MOS结构实现方法， 其特征在于所述第一层多晶硅的反刻利用厚栅氧化层作为刻蚀的终止层，先采用干法刻蚀工艺和多晶硅对氧化层选择比高的刻蚀条件，将第一 层多晶硅主刻蚀至厚栅氧化层表面，而后用相同工艺的过刻蚀所述的第一 层多晶硅至沟槽内，以避免第一层多晶硅在厚栅氧化层上残留，最后使用 各向同性的刻蚀工艺将沟槽内的第一层多晶硅刻蚀至要求的剩余厚度，并 削平第一层多晶硅表面。
4、按照权利要求1或2所述的沟槽型双层栅功率M0S结构实现方法， 其特征在于所述第二层多晶硅的反刻利用薄栅氧化层作为刻蚀的终止 层，采用干法刻蚀工艺和多晶硅对氧化层选择比高的刻蚀条件，先将第二 层多晶硅主刻蚀至薄栅氧化层表面，后用相同的工艺过刻蚀所述的第二层 多晶硅至沟槽内，以避免第二层多晶硅在薄栅氧化层上残留。
全文摘要
本发明公开了一种沟槽型双层栅功率MOS结构实现方法，该方法包括(1)沟槽刻蚀，厚栅氧化层生长；(2)第一层多晶硅的淀积；(3)第一层多晶硅的反刻；(4)湿法剥离沟槽侧壁的厚栅氧化层；(5)高密度等离子体氧化膜淀积；(6)湿法腐蚀高密度等离子体氧化膜；(7)薄栅氧化层生长；(8)第二层多晶硅淀积；(9)第二层多晶硅反刻；(10)第二层多晶硅光刻，刻蚀；(11)沟道体，源区的形成；(12)接触孔、金属、钝化层形成。根据该方法制备的MOS器件避免了现有技术中存在的两层多晶硅侧壁之间存在较薄的氧化层的结构，提高了击穿电压，同时通过反刻工艺的运用，减少一块光刻版，减低生产成本。
文档编号H01L21/02GK101315893SQ20071009384
公开日2008年12月3日 申请日期2007年5月30日 优先权日2007年5月30日
发明者张朝阳, 金勤海, 马清杰 申请人:上海华虹Nec电子有限公司