专利名称：双层多晶硅自对准栅结构的制备方法
技术领域：
本发明涉及一种半导体器件中双层多晶硅自对准栅结构的制备方法。
背景技术：
自对准栅是一种比较常见的双层多晶硅栅结构，它被广泛应用于存储 器件中。制备这种结构的方法有很多种，先制备下层多晶栅是一种比较常 见的方法。图1给出了一种半导体器件的自对准栅
SASG(Self-Align-Stack-Gate)结构，该半导体器件集成有双层多晶硅栅 区域IOO (也称双层多晶硅栅单元，如存储器单元)和单层多晶硅栅区域 200 (也称单层多晶硅栅单元，如逻辑电路单元)，其中双层多晶硅栅单 元包括两层多晶硅栅，称下层多晶硅栅40和上层多晶硅栅60，制备时主 要包括自对准栅的刻蚀过程(即同时对两层多晶硅和之间的栅氧化层30 及介质层50进行刻蚀，形成双层多晶硅栅单元的栅70)和对上层多晶硅 栅的刻蚀(即在双层多晶硅栅单元中形成下层多晶硅栅接触孔的接触位置 和单层多晶硅栅单元中形层多晶硅栅60)。在通常的制备方法中，在对 上层多晶栅刻蚀中，由于没有保护层会导致硅基板10或场氧化区20 (也 可称隔离氧化层)被两次刻蚀而造成损伤，对器件的特性有负面影响。
发明内容
本发明要解决的技术问题是提供一种双层多晶硅自对准栅的制备方 法，其在自对准栅制备的过程中用抗反射层作为保护层对硅基板或场氧化区进行保护。
为解决上述技术问题，本发明的双层多晶硅自对准栅的制备方法，所 述半导体器件包括双层多晶硅栅区域和单层多晶硅栅区域，所述双层多晶 硅栅区域中的双层多晶硅栅包括下层多晶硅栅和上层多晶硅栅，其特征在 于，该方法的制备步骤为
(1) 在硅基板的栅氧化层上淀积多晶硅，光刻和刻蚀，形成双层多晶 硅栅的下层多晶硅栅，并去除单层多晶硅栅区域的多晶硅；
(2) 在下层多晶硅栅上淀积介质层；
(3) 上层多晶硅栅的淀积，后进行自对准栅的光刻和刻蚀，刻蚀形成 多晶硅栅区域的栅；
(4) 抗反射材料填充完全覆盖双层多晶硅栅所形成的台阶，至上层多 晶硅上有一预定厚度；
(5) 用光刻胶光刻，定义出单层多晶硅栅区域的栅和双层多晶硅栅区 域的下层多晶硅栅与接触孔的接触位置；
(6) 利用上述步骤形成的掩膜层，刻蚀上层多晶硅栅和介质层，形 成下层多晶硅栅与接触孔的接触位置，同时刻蚀形成单层多晶硅区域的 栅，最后去除抗反射材料和光刻胶。
本发明的双层多晶硅自对准栅的制备方法，通过在双层多晶硅自对准 栅的制备过程中对硅基板或场氧化区利用抗反射材料的填充进行保护，从 而防止第二次刻蚀中损害隔离氧化层和硅基板，由此提高器件性能。
下面结合附图与具体实施方式
对本发明作进一步详细的说明图1是一种双层多晶硅自对准栅的结构示意图； 图2为本发明的制备方法的流程图3a至图3e为本发明的一具体实施过程中的结构示意图。
具体实施例方式
本发明的制备方法流程图见图2，本实施例中的半导体器件集成有双 层多晶硅栅单元100和单层多晶硅栅单元200。下面结合图3对本发明的 制备方法进行详细描述
(1) 首先，在定义了隔离氧化区2的硅基板1上淀积栅氧化层3，再在 栅氧化层3上进行下层多晶硅栅4淀积(见图3a)，后采用光刻胶8进行光刻， 然后进行刻蚀，形成双层多晶硅栅单元的下层多晶硅栅(也称浮栅)，同 时将单层多晶硅栅单元区域的该层多晶硅去除；
(2) 在下层多晶硅栅上生长介质层5，可为氧化硅，也可为氮化硅， 还可以目前常用的ONO结构(Si02、 SiN和Si02叠加的三明治结构)；
(3) 接着进行上层多晶硅栅6淀积，自对准栅的光刻(见图3b)和刻 蚀，形成双层多晶硅栅单元的栅。
(4) 抗反射材料9填充覆盖双层多晶硅栅形成的台阶，D2为填充在凹 槽中的抗反射材料的厚度，至上层多晶硅上有预定厚度D1 (见图3c)，填 充后上层多晶硅表面的抗反射层和多晶硅被刻蚀区域的抗反射层基本在同 一高度。所用的抗反射材料对局部台阶区域具有平坦化的作用，有很好的 填充能力，同时对于光刻所使用的波长具有抗反射的作用。
(5) 涂光刻胶光刻，定义出单层多晶硅栅区域的栅和双层多晶硅栅区 域的下层多晶硅栅与接触孔的接触位置，而抗反射材料在曝光显影过程中，不会被去除掉。
(6)利用上述形成的掩膜层，去除上层多晶硅栅上曝光后露出的抗反 射材料(可用等离子刻蚀工艺)，且需要加一定程度的过刻蚀(由工艺中 的过刻率控制)保证将上层多晶硅栅上的抗反射材料全部去掉。由于沟槽 中的抗反射层较厚，只有部分被刻蚀(见图3d)，余下的用于保护下面的 硅基板和场氧化区在下面的工艺中不被刻蚀。接着对上层多晶硅栅6和介质 层5进行刻蚀，形成下层多晶硅栅与接触孔的接触位置，后去除抗反射层(见 图3e)，同时刻蚀形成单层多晶硅栅区域的栅。
在具体实施过程中，上述步骤(4)中抗反射材料的厚度的优选为上 层多晶硅上抗反射材料的厚度D1，单层多晶硅栅上抗反射材料的厚度D3和 双层多晶硅栅凹槽中填充的抗反射材料的深度D2满足下列关系
D2-max (Dl， D3) 〉 (l+OE%) *max (Dl， D3) 其中OEy。为抗反射材料刻蚀中的过刻率。
利用本发明的方法在上层多晶栅刻蚀过程中，能保护隔离氧化层2 和硅基板l，保证硅基板和隔离氧化层的损失值小于300埃，甚至更低。 可适用于双层多晶栅结构的半导体器件(如存储器等)的制造中。
权利要求
1、一种半导体器件的自对准栅结构的制备方法，所述半导体器件包括双层多晶硅栅区域和单层多晶硅栅区域，所述双层多晶硅栅区域中的双层多晶硅栅包括下层多晶硅栅和上层多晶硅栅，其特征在于，该方法的制备步骤为(1)在硅基板的栅氧化层上淀积多晶硅，光刻和刻蚀，形成双层多晶硅栅的下层多晶硅栅，并去除单层多晶硅栅区域的多晶硅，所述硅基板上定义有隔离氧化区；(2)在下层多晶硅栅上淀积介质层；(3)上层多晶硅栅的淀积，后进行自对准栅的光刻和刻蚀，刻蚀形成多晶硅栅区域的栅；(4)抗反射材料填充完全覆盖双层多晶硅栅所形成的台阶，至上层多晶硅和单层多晶硅栅上有一定厚度；(5)用光刻胶光刻，定义出单层多晶硅栅区域的栅和双层多晶硅栅区域的下层多晶硅栅与接触孔的接触位置；(6)利用上述步骤形成的掩膜层进行刻蚀，先去除上层多晶硅栅上曝光后露出的抗反射材料，且追加一定程度的过刻蚀，通过过刻率控制；后刻蚀上层多晶硅栅和介质层，形成下层多晶硅栅与接触孔的接触位置，同时刻蚀形成单层多晶硅区域的栅，最后去除抗反射材料和光刻胶。
2、 按照权利要求l所述的制备方法，其特征在于上层多晶硅上抗反射材料的厚度(Dl)，单层多晶硅栅上抗反射材料的厚度(D3)和双层多晶硅栅凹槽中填充的抗反射材料的深度(D2)满足D2- max (Dl, D3) 〉 (1+0E%) *max (Dl， D3)，其中0E。/。为抗反射材料刻蚀中的过刻率。
3、按照权利要求1或2所述的制备方法，其特征在于所述自对准结构制备过程中，硅基板和隔离氧化区的损失值小于300埃。
全文摘要
本发明公开了一种双层多晶硅自对准栅的制备方法，包括先制备并刻蚀出双层多晶硅栅；后抗反射材料填充双层多晶硅栅所形成的台阶；再光刻定义位置，并去除曝光后露出的上层多晶硅栅上的抗反射材料；最后刻蚀上层多晶硅栅和介质层。本发明的制备方法在常见的双层多晶硅自对准栅的生成方法中引入抗反射层填充技术，将抗反射层作为保护层在刻蚀中对基板或场区进行保护，适用于双层多晶硅自对准栅结构的制备中。
文档编号H01L21/70GK101459133SQ20071009444
公开日2009年6月17日 申请日期2007年12月13日 优先权日2007年12月13日
发明者雷 王, 玮 黄 申请人:上海华虹Nec电子有限公司