专利名称：SiGe HBT晶体管的制备方法
技术领域：
本发明涉及一种SiGe HBT晶体管的制备方法，特别涉及一种提高 SiGe HBT晶体管线性的制备方法。
背景技术：
在Si材料中引入Ge形成SiGe合金半导体来调整其能带结构，作为双 极晶体管的基区，这种管子被称为SiGe HBT (锗硅异质结双极晶体管)。 它被广泛应用于通信系统的射频前端组件。射频应用对器件的主要要求是 在一定的击穿电压下有尽可能高的截止频率。截止频率主要由基区渡越时 间和集电极RC延迟决定。这种器件具有高线性(低失真)，高截止频率(速 度)，低噪声,高功率增益以及高频谱纯度等优点。器件线性指的是，放大 倍数(集电极电流与基极电流之比)的半宽度对应的集电极电流的变化范 围。放大倍数的降低在大电流下是由发射极电流的降低引起，在大电流下 增加发射极电流会降低器件击穿电压，所以是不可取的，而小电流下是由 基区复合电流的增加引起，基区复合电流的增加会增加产品的漏电流，所 以降低基区复合电流是扩展器件线性同时降低产品漏电流的最佳方法。基 区复合电流是由基区及发射极-基极耗尽区的缺陷造成。在使用多晶硅发 射极的SiGe HBT工艺中，单晶硅中发射极的宽度对器件速度的影响比重 相当低的。但在目前SiGe HBT的器件设计中，发射极宽度被过分降低以 追求尽可能高的截止频率。这不可避免地造成基区离硅表面太近而造成较高的复合电流。
在射频模拟电路应用中，器件的线性会影响信号是否失真，同时影响 器件的功率增益，所以这一技术参数也是相当重要的。好的器件线性度可 以为电路设计者提供更多的灵活性。优化器件线性度的主要挑战是不能使 器件的其他性能特别是截止频率有明显变坏。
发明内容
本发明要解决的技术问题是提供一种SiGe HBT晶体管的制备方法， 采用该方法制备出的SiGe HBT晶体管具有较好的电学性能。
为解决上述技术问题，本发明的SiGe HBT晶体管的制备方法，集成 在BiCMOS工艺中，该SiGeHBT晶体管的制备方法包括，依次生长用作基 区的硅外延层，SiGe层和单晶硅层；在单晶硅层上依次淀积氧化硅层、 第一多晶硅层、抗反射材料层；依次刻蚀抗反射材料层、第一多晶硅层和 氧化硅层至单晶硅层，形成发射极窗口；用多晶硅填充所述发射极窗口和 进行杂质掺杂，形成用作发射极的第二多晶硅层；以及后续工艺中还包括 器件激活的退火步骤，其特征在于所述单晶硅层的厚度比常规的SiGe HBT晶体管结构中的单晶硅层厚18-23埃；所述器件激活步骤中，退火温 度比常规的SiGe HBT晶体管制备时的退火温度高3-5度。
本发明通过增加SiGe外延生长层中的发射极单晶硅的厚度，提高器 件最终激活温度的，使SiGe HBT晶体管的基区保持在单晶硅和氧化硅的 界面这一高缺陷区域以外，从而极大地降低基区复合电流。此外，本发明 还通过降低发射极多晶硅的掺杂浓度，将发射极窗口的底切(undercut, 也即侧向刻蚀尺寸)尺寸控制在一个小范围内，得到更好的优化效果。
下面结合附图与具体实施方式
对本发明作进一步详细的说明
图1为SiGe HBT晶体管结构的局部截面示意图2a为采用本发明前后制备的SiGe HBT晶体管二次离子质谱；
图2b为图2a的局部放大图3为SiGe HBT晶体管的基极-发射极电压和基极-集电极电流关系 示意图4为SiGe HBT晶体管电流增益示意图。
具体实施例方式
图1为SiGe HBT晶体管结构的局部截面示意图，SiGe HBT晶体管由 发射极多晶硅，多晶硅与单晶硅的界面氧化层，发射极单晶硅(也称盖帽 层)，锗硅基极以及集电极组成(图中未示出)。锗硅基极包括硅的基层 (即硅外延层)，它主要用于硅基底的缓冲以减少缺陷；锗硅核心层，用 作基区，其中锗硅核心层包括锗浓度快速上升区，平台区和逐步降低区三 部分。位于基极与发射极接触面上的发射极单晶硅，用作多晶硅中掺杂杂 质砷离子向单晶硅扩散以形成单晶发射区。
本发明的SiGe HBT晶体管的制备方法，集成在BiCM0S工艺中，其制 备流程为
(1)在硅衬底上依次生长硅外延层，SiGe层核心层(包括锗浓度快 速上升区，平台区和锗浓度逐步降低区三部分，SiGe层中杂质通常为硼 离子)和单晶硅层，以及在单晶硅层上依次淀积氧化硅层、第一多晶硅层、 抗反射材料层(BARC)，其中单晶硅层通常称为盖帽层，在本发明中单晶硅层的厚度为常规SiGe HBT晶体管制备中该层的厚度增加18-23埃左右， 如果在常规的SiGe HBT晶体管中该层为120埃，那么本发明中要将该层 控制在138-143埃之间。
(2) 用光刻胶光刻定义出发射极窗口的位置，依次刻蚀抗反射材料 层、第一多晶硅层和氧化硅层至单晶硅层，形成发射极窗口，通常抗反射 材料层、第一多晶硅层的刻蚀可采用干法等离子体刻蚀，而氧化硅层的刻 蚀因刻蚀停止的问题， 一般只能采用湿法刻蚀工艺，由于湿法刻蚀具有各 项同性的特点，刻蚀时侧向作用不可避免，最终形成的形貌中氧化硅层相 对与第一多晶硅层的侧壁向两侧凹进(业界常称之为底切)，凹进的深度 可通过刻蚀工艺中刻蚀参数的调节进行控制。
(3) 用多晶硅填充所述发射极窗口至抗反射层表面一定厚度，淀积 多晶硅的同时进行砷掺杂，用以调节多晶硅层的电学参数，形成用作发射 极的第二多晶硅层。
(4) 后续工艺中还包括器件激活的退火步骤，同时也是MOS晶体管 源漏注入后的扩散步骤，本发明的制备方法中，设置的退火温度比常规的 SiGe HBT晶体管制备时的退火温度高3-5度，如通常退火温度为1000度， 而本发明中设置为1003-1005度，这样可以将发射极砷离子向单晶硅里推 得更深，使基极与发射极的耗尽区离单晶硅和氧化硅的界面较远。为维持 器件主要性能不变，激活温度的增加只能略增加发射极宽度，不能对发射 极-基极耗尽区以及基区有影响，这可由增加SiGe外延的盖帽层厚度来 实现。
在本发明的基础上，还可进一步将发射极掺杂浓度(即砷离子浓度)降低4-6%，因为由于激活温度增加，将使多晶硅-氧化层-单晶硅界面的
复合效率增加，故可用降低多晶硅掺杂浓度来补偿。另外，在进行氧化硅 层刻蚀时，通过工艺参数的控制(如刻蚀速率，刻蚀时间等)使氧化硅层
一侧的侧向刻蚀尺寸控制在小于300埃以内(即两侧的侧向刻蚀尺寸控制 在小于600埃以内)，以达到更好的效果。本发明的制备方法，在发射区、 基区、集电区的宽度保持不变，使基区远离单晶硅和氧化硅的界面，从而 在不影响器件其他参数前提下，达到降低复合电流的目的。
图2a是SiGe HBT晶体管的二次离子质谱。图2b为图2a中圆圈部分 的局部放大示意图。从图1 、图2a和图2b中可以看出，常规制备的SiGe HBT晶体管中，发射极-基极耗尽区离开单晶硅和氧化硅界面较近，特别 是边缘部分，这样不可避免地会有较高的复合电流(图中虚线处)。而采 用本发明的制备方法制备出的SiGeHBT晶体管(即优化后)，基极和发射 极耗尽区离多晶硅和氧化硅的界面(因该界面为缺陷集中区域)较远，故 能降低复合电流。图3是调整前后SiGe HBT晶体管的基极-集电极电流示 意图，而图4为调整前后SiGeHBT晶体管的电流增益示意图。从中可以 看出，调整后的基极电流Ib在低的基极-发射极电压Vbe下明显降低，电 流增益曲线变的更平缓。对SiGe HBT器件电学测试结果显示，采用本发 明的制备方法后，小偏压下基区电流存在明显的降低，放大倍数的半宽度 随集电极电流的变化也扩展了一个量级，同时击穿电压和截止频率等关键 参数变得更加稳定。
权利要求
1、一种SiGe HBT晶体管的制备方法，该SiGe HBT晶体管制备集成在BiCMOS工艺中，该SiGe HBT晶体管的制备方法包括，依次生长用作基区的硅外延层，SiGe层和单晶硅层；在单晶硅层上依次淀积氧化硅层、第一多晶硅层、抗反射材料层；依次刻蚀抗反射材料层、第一多晶硅层和氧化硅层至单晶硅层，形成发射极窗口；用多晶硅填充所述发射极窗口和进行杂质掺杂，形成用作发射极的第二多晶硅层；以及后续工艺中还包括器件激活的退火步骤，其特征在于所述单晶硅层的厚度比常规的SiGe HBT晶体管结构中的单晶硅层厚18-23埃；所述器件激活步骤中，退火温度比常规的SiGe HBT晶体管制备时的退火温度高3-5度。
2、 按照权利要求l所述的制备方法，其特征在于所述第二多晶硅层的掺杂浓度比常规的SiGe HBT晶体管中的第二多晶硅层的掺杂浓度降低4-6%。
3、 按照权利要求1或2所述的制备方法，其特征在于所述刻蚀时，氧化硅层的一侧的侧向刻蚀尺寸小于300埃。
全文摘要
本发明公开了一种SiGe HBT晶体管的制备方法，该方法通过对发射极多晶硅的掺杂浓度降低，发射极窗口的底切尺寸的控制，发射极单晶硅层的厚度的增加，以及器件最终激活温度的提高，使基区保持在高缺陷区以外，从而极大地降低基区复合电流。
文档编号H01L21/331GK101459076SQ20071009444
公开日2009年6月17日 申请日期2007年12月13日 优先权日2007年12月13日
发明者周正良, 帆 陈 申请人:上海华虹Nec电子有限公司