专利名称：晶体管器件中浅结制作方法
技术领域：
本发明涉及半导体器件制作领域，尤其涉及一种晶体管器件中浅结制 作方法。
背景技术：
随着半导体技术的不断发展，晶体管的特征尺寸不断缩小，要求晶体 管的结深也随着不断縮小，甚至要求达到超浅结。目前实现不断减小结深 的工艺是通过不断的降低离子注入的能量来实现的(如图1中的器件)， 但是超低能量的注入会引起一些问题，同时由于离子注入所固有的尾巴效 应，使得超浅结的实现比较困难。在实现超浅结的同时也希望减小晶体管 的结电容。
发明内容
本发明要解决的技术问题是提供一种晶体管器件中浅结制作方法，可
实现结深为约100nm以下的超浅结的制作，并且还可减小晶体管的结电 容。
为解决上述技术问题，本发明提供了一种晶体管器件中浅结制作方法， 包括
在硅衬底上面形成栅极，并在所述栅极的两侧形成侧墙；
对所述硅衬底顶部位于栅极侧墙两侧的位置进行刻蚀，形成源漏区凹在硅片上淀积一层二氧化硅层，然后对所述二氧化硅层进行刻蚀，使 得只在所述源漏区凹槽内保留有二氧化硅层；
在硅片上再淀积一层多晶硅，然后对所述多晶硅进行刻蚀，使得只有 所述源漏区凹槽内的二氧化硅层上保留有多晶硅，构成晶体管的源漏区；
对所述源漏区进行离子注入，并进行激活。
本发明由于采用了上述技术方案，具有这样的有益效果，即通过在硅 衬底上形成源漏区凹槽，然后在所述源漏区凹槽内形成位于二氧化硅之上 的多晶硅构成的源漏区，从而实现了可以很好得控制晶体管源漏区结深， 实现结深为约100nm以下的超浅结的制作，并且实现了可以从很大程度上 减少源漏区结电容的目的。
下面结合附图与具体实施方式
对本发明作进一步详细的说明
图1为根据现有技术制作的器件的剖面结构图2为根据本发明所述方法的一个实施例的流程示意图3a-3d为依据图2制作浅结的剖面结构图。
具体实施例方式
在一个实施例中，如图2所示，本发明所述晶体管器件中浅结制作方 法包括以下步骤
首先，如图3a所示，在硅衬底上面形成栅极，并在所述栅极的两侧 形成侧墙。
其次，如图3b所示，对所述硅衬底顶部位于栅极侧墙两侧的位置进行刻蚀，形成源漏区凹槽，其中所刻蚀的凹槽的深度取决于所要实现的浅 结的深度，为后续淀积的二氧化硅层和多晶硅的厚度的总和。
第三步，在硅片上淀积一层二氧化硅层，且该二氧化硅层的厚度应小 于所述源漏区凹槽的深度，主要取决于所要实现的结电容，然后使用公 知的光刻技术，对所述二氧化硅层进行刻蚀，使得只在所述源漏区凹槽
内保留有二氧化硅层，这时的剖面结构如图3c所示。
第四步，在硅片上再淀积一层多晶硅，然后使用公知的光刻技术，对 所述多晶硅进行刻蚀，使得只有所述源漏区凹槽内的二氧化硅层上保留有 多晶硅，构成晶体管的源漏区，这时的剖面结构如图3d所示。其中，所 述多晶硅的厚度取决于所要实现的浅结的深度。
第五步，通过一块光罩选中所述源漏区，然后对所述源漏区进行离子 注入，并进行激活，从而最终完成本发明所述浅结的制作。对所要注入离 子的要求与现有技术中源漏离子注入的要求相同，例如注入离子的类型取 决于所要实现的器件类型，例如对于丽OS晶体管来说，所注入的离子可 以为磷离子或者砷离子等；对于PMOS晶体管来说，所注入的离子可以为 硼离子或者二氟化硼等。而所要注入的离子的剂量和能量则取决于所要实 现的器件的各种性能要求。如上所述，由于源漏区是由构成在二氧化硅上 的多晶硅构成的，而注入的离子无法在二氧化硅层中进行扩散，因此本步 中的离子注入不会产生尾巴效应，从而使得超浅结的实现相对比较容易， 只需通过将多晶硅的厚度控制为所需实现的超浅结的厚度就可以了。
从上述步骤可以看出，由于用于作为源漏区的多晶硅的厚度可以很好 的进行控制，因此实现了可以较好地控制源漏区的结深，从而实现超浅结的制作，而且通过上述方法使得源漏区的结电容主要由原来的PN结的结 电容变成了主要有由多晶硅、二氧化硅以及硅衬底形成的平板电容所构成 的结电容，另外由于该平板电容中二氧化硅的厚度较厚，而且其厚度可以 控制，从而实现了减小源漏区结电容的目的。
权利要求
1、一种晶体管器件中浅结制作方法，其特征在于，包括在硅衬底上面形成栅极，并在所述栅极的两侧形成侧墙；对所述硅衬底顶部位于栅极侧墙两侧的位置进行刻蚀，形成源漏区凹槽；在硅片上淀积一层二氧化硅层，然后对所述二氧化硅层进行刻蚀，使得只在所述源漏区凹槽内保留有二氧化硅层；在硅片上再淀积一层多晶硅，然后对所述多晶硅进行刻蚀，使得只有所述源漏区凹槽内的二氧化硅层上保留有多晶硅，构成晶体管的源漏区；对所述源漏区进行离子注入，并进行激活。
2、 根据权利要求l所述晶体管器件中浅结制作方法，其特征在于，所 述多晶硅的厚度取决于所要实现的浅结的深度。
全文摘要
本发明公开了一种晶体管器件中浅结制作方法，通过在硅衬底上形成源漏区凹槽，然后在所述源漏区凹槽内形成位于二氧化硅之上的多晶硅构成的源漏区，从而实现了可以很好得控制晶体管源漏区结深，实现超浅结的制作，并且从很大程度上减少了源漏区的结电容。
文档编号H01L21/02GK101459078SQ200710094430
公开日2009年6月17日 申请日期2007年12月11日 优先权日2007年12月11日
发明者刘俊文, 钱文生 申请人:上海华虹Nec电子有限公司