存储器件,特别是具有晶体管的相变随机存取存储器件,以及用于制造存储器件的方法

专利名称：存储器件,特别是具有晶体管的相变随机存取存储器件,以及用于制造存储器件的方法
技术领域：
本发明涉及存储器件，特别涉及电阻地进行开关的存储器件
(resistively switching memory )， 比^口才目变随才几存取存^f诸器 ("PCRAM")。进一步地，本发明涉及用于制造所述存储器件的方 法，特别是相变随机存取存储器件。
背景技术：
在所谓的电阻或电阻开关的存储器件中，活性或是开关活性材 料可以通过适合的开关过程切换到第一导电状态和第二非导电状 态或次导电状态，其中，导电状态对应于逻辑"一"而次导电状态 被指定为配逻辑"零"，或相反地设置。这些存储器件中的第一种 是所谓的相变随机存取存储器，在下文中称为PCRAM。另外，还 为人所知的类型是所谓的导电桥随机存取存储器("CBRAM")和 其它类型的电阻开关存储器。
具体地，对于PCRAM来i兌，石克族元素或碌u力矣化合物可用作"开 关活性，，材料，例如Ge-Sb-Te (GST)或AG-In-Sb-Te化合物。此
"开关活性"材料(例如硫族材料)可在非晶态和晶态之间转换， 其中，非晶态是相对较弱的导电状态，因此其可指定为逻辑"零"， 而晶态(也就是相对较强的导电状态)相应地可以^皮指定为逻辑
"一"。在下文中这种材料会被称为开关活性材料。
为了实现从非晶态(也就是开关活性材料相对较弱的导电状 态)到晶态(也就是相对较强的导电状态)的改变，必须加热材料。 针对此目的，通过材津+传输Z'口热电流脉冲，其将开关活性材冲牛加热 得超过它的结晶温度因而降〗氐它的电阻。以这种方式，可将存卞者单 元的值设置到第一逻辑状态，也就是逻辑一。
反之，通过施加相对高的电流到单元上可加热开关材料，其使 得开关活性材料熔化，并且通过随后的"淬火冷却"使得材料可转 化为非晶态，也就是相对较弱的导电状态，这种状态可被指定为第 二逻辑状态，其被重置为第一逻辑状态。
典型J也，通过沖目应的源线(source lines )和^f立线(bit lines ) 4是 供加热电流脉冲，其中，电流脉冲由选冲奪晶体管控制，利用它可从 设置在存储器件中的一排存储单元中选出 一存储单元，存储器件通 常是集成电路(IC )。所述选择晶体管的状态通常由字线(word line ) 控制，字线与选择晶体管的栅极相耦合。选择晶体管的漏极与开关 活性材料相耦合，以使流经选择晶体管的电流被传导通过开关活性 材料，因此加热电流脉冲由晶体管控制。
一直都具有挑战性的问题是减小这种存储单元的尺寸。现有技 术中公知的方法是改善存储单元的热隔离性以加速加热过程。此外 试图限制电流^^径的尺寸，以将电流集中到小面积上并因此在开关 活性材料中获得高电流密度。
为了进一步减小这种存储单元的尺寸并改善其行为性能，需要 提供本发明。

发明内容
根据本发明的一个方面，公开了包括一排存储单元的集成电
路，其中，每个存储单元包括开关活性材料块(volume),所述开 关活性材料块由围绕非导电纳米线形成的环形接触部所接触。
还描述了具有多个存储单元的集成电路，每个存储单元包括开 关活性材料块和选"^奪元件以及导电材料纳米管，此纳米管形成为环 绕非导电材料纳米线的导电材料层，其中，开关活性材料块通过纳 米管连于选择元件，并且其中，纳米管的第一环形前端面形成与开 关活性材料块的4妄触部(contact )。
此外，还/>开了具有多个形成在晶圓上的存4诸单元的集成电 路，其中，原始晶圆的表面作为水平参考平面，并且其中每个存储 单元包括
开关活性材料块；和
选择元件，其用于从多个存储单元中选出一个存储单元；以及
导电材料纳米管，其用于连接开关活性材料块，纳米管的转动 轴与参考平面垂直，纳米管形成为围绕非导电材料纳米线的导电材
料层，
其中，纳米管第一端的环形前端面形成与开关活性材料块的接触部。
根据本发明的另一方面，描述了一种生产集成电路的方法，该 集成电路包括位于晶圓上多个存储单元，其中，晶圆的原始表面形 成为水平参考平面，并且其中，每个存储单元包括开关活性材料块 和选4奪元件，此选择元件用于从多个存储单元中选出 一个存储单 元，此方法包括如下步骤
-形成导电材料纳米管，其中，纳米管的转动轴被设置成与参考平面垂直，并且其中，纳米管与选择元件的漏极相耦合；
-在纳米管的前端面上沉积开关活性材^+块，该前端面因此与 开关活性材料块的形成环形接触部。
还公开了一种生产集成电路的方法，此集成电路包括位于晶圆上的多个存储单元，晶圆的原始表面形成水平参考平面，并且其中， 每个存储单元包括开关活性材料块和选捧元件，此选择元件用于选才奪多个存储单元中的一个存^f诸单元，此方法包括如下步骤 -形成包括源极/漏极的选一奪元件； -通iMt学镀沉积方法在源纟及/漏纟及上沉积〗崔〗匕剂； -在催化剂上生长纳米线，转动轴垂直于参考平面； -在晶圆上沉积导电材料层，其中，导电材料层覆盖纳米线的侧壁；
-进行各向异性隔离件蚀刻，从水平表面上去除导电材料，但 在竖直表面上铺展该材料，因而形成纳米管；
-在纳米管的前端面上沉积开关活性材料块，因此使开关活性 材料块与纳米管的前端面相耦合。


所包括的附图4是供对本发明的进一 步理解并结合进本说明书 作为它的一部分。附图显示了本发明的实施例并与描述一起用来解 释本发明的原理。本发明的其它实施例和本发明的很多预期优点将 会容易了解，因为通过参考如下详细的描述将使它们变得更容易理 解。
图1示意性地显示了晶圓上的第一俯:视图。
图2示意性地显示了沉积4册才及层后的图1的俯一见图。 图3显示了活性区的截面图。
图4显示了沉积ILD(注入式激光二才及管，Injection Laser Diode )
条带后的图2的截面图。
图5显示了沉积填隙^法后的图3的截面图。 图6显示了沉积光刻胶条带后的俯视图。
图7显示了选4奪性蚀刻硅后的截面图，其中蚀刻使填隙硅凹陷。
图8显示了形成隔离件后和在填隙硅上生长硅后的截面图。
图9显示了 HF (高频)浸渍后和沉积催化剂后的截面图，其 中》'曼渍4吏隔离^f牛凹陷。
图IO显示了催化剂上生长纳米线的截面图。
图11显示了围绕纳米线的导电材料管的截面图。
图12显示了结构布局的俯3见图，其显示了底部电招^妄触部的 布局。
后的截面图。
图14显示了一截面图，其显示了根据本发明的具有选择晶体 管、开关活性材料块、和作为底部电极接触部的导电材料纳米管的 存储单元。 图15显示了位线布局的俯;现图，并示出了位线*接触部。
具体实施例方式
在下面的详细描述中，参照了构成本i兌明书一部分的附图，并
一点上，参照所描述的附图的方向〗吏用了方向术语，比如"顶部"、 "底部"、"前"、"后"等。因为本发明实施例的部件可以在多个方 向放置，因此使用方向术语是为了解释的目的并非用于进行限制。 应该理解也可^f吏用其它实施例并且可以在不背离本发明范围的情 况下改变结构或其它方面。因此，下面的详细描述并非用于限制的 目的，并且本发明的范围由所附权利要求所确定。
图1示意性地显示了晶圓的俯一见图，其显示了活性区域110的 布局，其中，活性区域IIO由原始晶圆材料Si形成。这些活性区域 镶嵌在由任何适合的绝》彖材并牛形成的潜沟槽隔离件(STI) 100中， 通常是氧化硅Si02。在这个工艺阶段，STI IOO形成平坦表面，其 可在随后的描述中始终作为水平参考使用。事实上，活性区域110 被栅极氧化物覆盖，其未在这里示出。但是参考标号110表示活性 区域110的4仑廓和位置。
如图所示，活性区i或以交《晉的方式布置。相邻列的活性区i或与 一列中半个周期的活性区域相交错。
图2显示了晶体管栅极形成为线路(lines )之后的晶圓的^L图， 其中，晶体管栅极形成为线路使得一对平行线延伸经过多个活性区 域110。可以是氮化硅SiN或其它任何适合绝缘材料的适合的绝缘 层覆盖形成晶体管栅极的线路。因此在这个视图中线路上的绝缘覆 层200是可见的，而栅极线路隐藏在覆层200下面。
虚线x-x，表示穿过晶圆的切割线的长度和方向，其在这个图中
延伸进入纸平面。
图3显示了沿图2中所示切割线X-X，的截面图。
由参考标号310指示出的箭头指示了作为参考平面的晶圓表 面，其中此表面是STI 100的顶面。
3口上所述，活寸生区i或110 #皮4裏嵌到STI 100中并且还4皮Si02才才 料的薄层所覆盖。两个平刊-4册4及线^各320 (其中每一个棚-才及线^各在 延伸经过活性区域110时形成一个晶体管栅极)延伸经过活性区域 110。栅极线路320借由绝缘材料薄层与活性区域110电绝缘，绝缘 材料薄层因此形成栅极电介质。栅极线路的材料可以是多晶硅或是 任何其它适合的导电材料或是不同层的层叠，例如，在适合的金属 (比如鵠(W))和绝多彖顶层(比如氮化石圭(SiN))之下的多晶石圭 层叠。
对于区域110,每个栅极线路320作为用于一个选择晶体管的 栅极，因此由参考标号110指示出的区域会事实上形成两个活性区 域，其分别属于两个相应的相邻选择晶体管。这两个晶体管会具有 共同源极，其会在后面的工序中形成。晶体管的漏极分别在区域110 的右手端和左手端。参考标号340、 341因此指示出分别穿过第一 和第二晶体管活性区域的电流路径。
依然如上所述，栅极线路320被绝缘材料层200覆盖。栅极线 路320的侧壁被绝缘隔离件330覆盖，其通过沉积适合绝缘材料并 随后进行各向异性蚀刻而产生，所述适合的绝缘材料优选与用作覆 盖层的材料相同，例如SiN。根据该各向异性蚀刻，隔离件的底部 区域厚于隔离件的顶部区域。
通过本领域:技术人员所熟知的标准离子注入工艺来进4亍具有
LDD (低密度漏极)结构的源极/漏极的形成。
随后可选择地沉积适合的绝缘材料衬层，例如SiN，以在后续 的蚀刻步骤中保护活性区域。
尽管没有依照比例绘图，但是箭头350指示出了两个栅极线路 320之间的距离，其在本实施例中可以是65纳米。因此半节距 (half-pitch )尺寸是65纳米。
在后续的工序步骤中沉积适合的中间层电介质(ILD)，比如氧 4匕石圭(SiO)。随后平坦4匕所述ILD的表面，例如，通过4吏用传统的 化学机械抛光(CMP)工艺。
图4显示了晶圓表面的俯视图，其中略去了 ILD,否则它会遮 挡结构，俯视图显示了位于晶圆上的光刻月交条带410。条带通过传 统工艺制成，例如通过在整个晶圆表面上沉积层状光刻"交并且随后 进行平版印刷步骤以及蚀刻。随后通过蚀刻去除ILD材料，其中由 于光刻胶的存在，ILD可保持在条带之下。
去除光刻力交后在结构上沉积石圭，例如通过^f吏用化学气相沉积 (CVD )，以i真充条带410下方的ILD与4册才及线路320之间的间隙。 接着，相对于栅极线路覆层200的顶部，利用传统的CMP工艺平
坦化所述硅层。
图5显示了沉积并平坦化刚刚沉积的石圭沉积层后沿切割线 X-X，的截面图。以这种方式用硅填充栅极线路之间的间隙，所述间 隙由参考标号510a、 510b和510c表示，其中510a和510c均作为 晶体管的漏极接触部，所述晶体管具有作为共用源极的510b。
图6随后显示了沉积光刻胶层610并对其进行结构化后的结构 的表面的俯;現图，沉积光刻胶层并对其进行结构化是为了保护将在 下一个工艺步骤中产生位线接触部的区域。所述存储元件接触部将 在才册才及线i 各层叠与ILD之间沉积的石圭区510上产生。因此存储单元 将在硅区510上产生。
如图所示地形成了光刻胶条带610之后，选4奪性地蚀刻硅区 510以-使其凹陷。这也在图7中示出，该图显示了如图5中所示的 截面图，但是是在进行了上述工艺步骤之后，即形成光刻胶条带和 后续的选择性蚀刻硅之后的(该蚀刻可以是干法、化学法，例如反 应离子蚀刻(RIE)工艺)。硅的选择性蚀刻使硅区510的凹陷不被 光刻月交层覆盖。因此石圭区510a和510c是凹陷的，因为它们没有3皮 覆盖，而硅区510b保持不变。进行这个蚀刻过程直到硅区510a和 510c的高度显著凹陷下去，从而在所述^圭区510a和510c之上4是供 增长的开口。
图8显示了去除光刻胶条带(其可利用传统氧气等离子工艺来 实现)并产生隔离件810后的图7的截面图，隔离件810在硅区510a 和510c的顶部上并水平地位于绝^彖隔离件330之间。这些隔离件 810可利用如上所述用于绝缘隔离件330的传统工艺由任何适合的 材料形成，比如Si。2或SiN。
在隔离件810形成之后，石圭区820在石圭区510a和510c上外延
生长，以几乎填充隔离件810之间的剩余间隙。并且硅区830在硅 区510b上生长。随后进行利用硅化钴(CoSi)或硅化镍(NiSi)的 硅化金属沉积(Salicidation )以减少接触电阻。因为仅仅在硅表面 进行硅化金属沉积，硅化金属沉积是自对准的。
图9示意性地显示了在结构上沉积光刻胶层后的截面图，具体 地，该光刻月交层是条带910的形式的，其在这个一见图中延伸进入纸
平面，覆盖将会形成位线4妄触部的结构，并且除了隔离件810和石圭 区820周围区域之外，光刻胶条带910将会是与存储单元接触的区 域，具体地，该区域将形成用于耦合至开关活性材料块的接触部。
在形成所述光刻胶条带910后，进行稀释的氟化氢(HF )浸渍 以使隔离件810凹陷，因而在硅区820与隔离件810之间形成小的
凹陷。不Y象图中所示，凹坑通常不是钝头的，而是具有尖4兌的端部。
随后为了定形凹坑，在石圭化区域820上沉积用于形成纳米线或 是纳米纤维或是纳米管的适合催化剂930。催化剂可以是形成金属 的石圭4匕物，例3口Ti、 Pd、 Pt、 Au、 Cu、 Co、 Cr、 Hf、 Ir、 Mn、 Mo、 Ni、 Rh、 Ta、 W、 Zr，其可利用(例如)选4奪性化学镀方法进4亍沉 积，因此催化剂^又在石圭化区域820上沉积，例如/人US 6,787,450可
管或纳米线或纳米纤维生长的任何催化剂。
图10中显示了下一个加工步-骤，其中，已经通过4吏用传统工 艺将光刻胶去除了。此外加热催化剂以使其凝结，因此在纳米线 1010已在催化剂上生长出来之前使催化剂的底区(base area)按比 例缩小。纳米线1010的生长可利用如下文献中描述的方法进4亍， 例如"Nanowire Superlattices 纳米纟戋超晶才各，，(NANO LETTERS,Vol.2No.2，作者Charles M. Lieber, 2002年2月)，或是 "Diameter-controlled synthesis of single-crystal silicon nanowires单 晶硅纳米线的直径控制合成"(Applied Physics Letters, Vol.78 No.75， 2001/4/9，作者Yi Cui等)，或是"Synthesis and characterization of silicon carbide, silicon oxynitride and silicon nitride nanowires碳化碰， 硅氧化物和氮化硅纳米线的合成和特性"(J.Mater. Chem.，2002/12，1606-1611，作者Gautam Gundiah等)，或是"Optical and electrical transport properties in silicon carbide nanowires碳化娃 纳米线的光学和电学传输特性"(Applied Physics letters, Vol 85，
No.7， 作者Han-Kyu Seong)， 或是"Formation of Silicon Carbide Nanotubes and Nanowires via Reaction of silicon (from Disproportionation of Silicon Monoxide) with Carbon Nanotubes通过 硅(来自一氧化硅的歧化)与^友纳米管的反应形成^灰化硅纳米管和 纳米线，，(作者Sun XH等，J Am Chem Soc. 2002/12/4, 14464-71 ), 或是"A Simple Method To Synthesize Nanowires"(作者 Yingjiu Zhang等，Chem. Mater. 2002,14， 3564-3568 )，或者"Si匿N腿owire formation from silicon nano and microparticles，，(作者Chandana Rath 等，Mat. Res. Soc, Symp. Proc. Vol 789 2004 Materials Research Society N3.20.1 )，或是"Investigation on the growth of Boron Carbide Nanowires"(作者Renzhi Ma等，Chem. Mater. 2002,14, 4403-4407 )， 或是 "Fabrication of ZnS/SiC nanocables, SiC-shelled ZnS nanoribbos(and sheets), and SiC nanotubes(and tubes)"(作者J.Q.Hu 等，Applied Physics Letters, Vol. 85， No. 14， 2004/10 )，或是"Synthesis of boron nitride nanotubes from carbon nanotubes by a substitution reaction"(作者Weiqiang Han等,Applied Physics Letters, Vol.73, No.21， 1998/11/23 )。
纳米线1010是非导电或是半导电的。尽管可以使用任何非导 电材料，比如任何非导电的硅派生物(如SiN),但优选的仍是本征 硅纳米线。
通常纳米线具有30纳米的直径和50-200纳米的高度。
图11显示了导电材并牛纳米管1110围绕纳米线1010形成后沿切 割线X-X，的截面图。即，纳米线1010 ^皮用作成型才莫子(die或 mould),用于通过沉积导电材并+^)"层来产生纳米管1110，该4于层首 先覆盖芯片整个表面。随后进行各向异性隔离件蚀刻，其从任何水 平表面上去除导电材料，但随后将该材料留在竖直表面上，从而由
此生成了纳米管。以这种方式导电材料纳米管1110可围绕纳米线 1010生成。根据纳米线的方向，纳米管的转动轴与参考平面相垂直。
纳米管的导电材料可以是任何适合的导电材料，优选地为氮化
钛(TiN )，其可通过化学气相沉积(CVD )或是原子层沉积(ALD ) 工艺进行，所述工艺可以纟是供对沉积层厚度的良好控制。典型地， 沉积的TiN层的厚度小于10纳米，优选地其厚度小于5纳米并且 具体地4氏于2纳米。
隔离件810与硅区820之间的以及催化剂930之间的凹坑分别 被纳米管导电材料填充。以这种方式纳米管1110与硅区820和 510a，510c之间具有良好的电连接，其中(如上所述)，510a和510c 分别是第一晶体管和第二选择晶体管的漏极。因此，纳米管1110 分别连接至第一和第二晶体管的漏极。以这种方式每个纳米管1110 构成与晶体管的漏极的接触部并将作为与相变材料块的接触部被
使用(在后面将会清楚地描述)。
此外，导电材料的隔离件1120已在硅区830的侧壁处形成。 这些隔离件不是刻意形成的，而是作为沉积TiN层时产生的副作用 而形成的，并且这些隔离件留下来且不会有任何进一步的处理，因
图12显示了芯片表面上的俯—见图，其显示了纳米线IOIO和环 形接触部(也就是纳米管1110)形成后的布局。进一步地，830示 出在布置于硅区块830周围的隔离件1120上，位线会在后续的加 工步艰《中形成在830上。
随后并如图13中所示，将中间层电介质(ILD) 1310沉积在 结构上，其通过传统方法;故平坦4匕，例如CMP工艺，其中，平坦 化分别在纳米管1110和纳米线1010的顶部停止。因此ILD覆盖整
个结构，除了#1环形4妾触部(纳米管)1110环绕的纳米线1010。因 此在俯视图中仅有被嵌入在中间层电介质1310中的纳米管1110环 绕的纳米线1010是可见的。
进一步在截面图上显示了开关活性材料块1320，开关活性材料 块与纳米管1110的环形前端面接触。为了形成开关活性材料块，选 择性地蚀刻环形接触部的氮化钛和纳米线1010的材料(其可以是 本征石圭)，以在每个环形4妄触部1110上方的结构的表面中形成凹陷。 因此凹陷的底部可由纳米线1010和纳米管1110的环形前端面形成。 随后为了形成凹陷，在结构上沉积开关活性材料用以填充凹陷。开 关活性材料(其可以是任何常用的开关活性材料，优选地是相变材 料)可以利用任何传统工艺被沉积。随后使用传统的工艺方法(例 如CMP)再次平坦化芯片的表面，以去除没有沉积到凹陷中而沉积 到表面结构上的多余相变材料。
图14显示了进一步处理之后的截面图，此处理是为了^f吏开关 活性材料块1320与字线相耦合。
形成(例如鴒(W)的)条带1410，其构成与开关活性材料块 1320的顶部电极接触，开关活性材料块1320被绝缘材料条带1420 覆盖，其通常可以是氮化硅SiN， 乂人而一个条带连接多个开关活性 材料块。在图中条带1410和它的绝》彖覆层1420延伸进入纸平面。 它们使用传统方法形成，就是说通过沉积层并随后进行平版印刷以 及蚀刻工艺。
随后任何适合绝缘材料的绝缘隔离件1430(优选地是与绝缘覆 层1420相同的材泮牛)在1410和1420层叠的侧壁处生成，以隔离 鵠条带的侧壁。这些隔离件可以根据如上所述的在栅极线路320的 侧壁处形成隔离^牛330方法以传统方式形成。
随后采用任何传统的方法在结构上沉积中间层电介质的另一
层1440 (其可以采用任何适合绝缘材料，例如氧化硅SiO),并且 相对于绝》彖覆层1420的顶部7于层1440进4亍平坦4匕。
为了将晶体管连接到位线上，通过在中间层电介质层1440和 1310中蚀刻过孔来形成位线接触部1450,其采用的是传统的平版 印刷工艺和蚀刻，其中，对于绝缘覆层1420和隔离件1430的材料 来说，蚀刻是选4奪性的，从而即使在与理想位置相比出现巨大《晉位 的情况下，绝^彖覆层1420和隔离件1430也4呆持不#:石皮坏。随后过 孔被合适的导电材料(例如鵠(W ))填充，并且结构的表面被(例 如通过如上所述的传统方法)再次平坦化，以去除任何多余的导电材料。
可选地并且优选地，在过孔^皮鴒填满之前在过孔壁上沉积氮化 钬TiN衬层，具体地，沉积在过孔的底面上以阻止将用于填充过孔 的鴒与石圭区510b反应。TiN层因此作为石圭区510b的4呆护涂层。
最终，位线1460形成在结构上，其中，所示的位线示例出了 多条位线，其位于附图纸平面的前方和后方，并且其中，每条位线 连接多个位线接触部1450。附图中，位线1460平行于纸平面地延 伸并与相邻存4诸单元的下一个4立线4妾触部1450相津禺合。因为4册才及 线^各320作为字线，所以^f立线1460与字线正交i殳置。^f立线1460可 通过传统的工艺步骤形成，也就是通过沉积适合的导电材料层和随 后进行平版印刷工艺以及蚀刻步骤。
以这种方式可产生包括多个存储单元(具体地是相变RAM单 元)的集成电路。每个存储单元包括开关活性材料块1320以及用 于乂人多个单元中选才奪一个存卡者单元的选择晶体管。如在底部电招^妄 触部实施例中描述的，纳米管1110的前端面形成一个与开关活性才才 料块1320接触的电极。纳米管通过首先形成纳米线1010而产生，
所述纳米线随后作为用于形成纳米管1110的模子。因为纳米管1110 与选4奪晶体管的漏极相耦合，所以开关活性材料块1320就通过导 电纳米管与选择晶体管的漏极相耦合。
可替换地，其它选择元件(如二极管)可用来替代选择晶体管。 二极管的I-V特性H氐电压时具有^^电流(=I。ff)且高电压时具有
高电流(=Ion))提供了 (例如)1E8的1。n和I。ff的比值，其对于选
择装置而言过于充足了 。在这种情况下不再要求形成选择晶体管。 使用垂直二极管尤其有利，更具体地，采用垂直pn型二极管作为 选择元件。为了制造这种垂直二极管，形成一排由STI区分隔开的 高浓度n+掺杂活性区硅线，其构成字线。在沉积ILD层(例如Si02 ) 后，利用传统的平X反印刷和蚀刻工艺形成4妻触孔，并开启高浓度n + 4参杂活性区的一些部分。在下一步艰《中，通过选择性外延生长可 生长出单晶硅，其利用的是在打开的n +掺杂活性区域上使用CVD 方法以填充接触孔。在利用标准选择性蚀刻工艺使硅区凹陷后，通 过两次连续的离子注入步骤(第一次是深层n +注入，随后是浅层 p +注入)，垂直pn型二极管就在接触孔的内部形成。下一步，如 已经在其它优选实施例中描述的那样，可继续进4亍开关活性元件的 制造。
尽管已经在这里显示并描述了选择器件的具体实施例，但是本 领域的技术人员应该理解，可以使用各种其它适合的选择元件。
用于加热开关活性材冲+块1320或是其一部分的加热电流会流 经位线1460和位线接触部1450并进入硅区510b，其可被看作两个 相邻晶体管的源极。如果一个或是两个栅极线路320具有适合的电 势，则在活性区域110内就会产生导电通道。电流相应地会流经510b 到达510a或是510c,或是同时到达该两者，并进一步i也到达930。 /人这里电流会流经930的侧壁进入纳米管1110，其形成开关活性材 泮+块1320的底部电招^接触部。电流会通过顶部电拟二接触部1410离
开开关活性材并牛，该顶部电招^妄触部1410也构成具有;也电势或参 考电势的地电极或是参考电极并延伸进入这个视图中的纸平面。
图15显示了结构的俯—见图，其示出了布局。尽管在图中每条 位线1460 l又与一个位线-接触部1450相耦合，然而每条位线1460 是与多个位线^接触部1450相耦合的，因此与沿位线方向的多个存 4渚单元相耦合，其中，在这个俯3见图中没有示出其它位线4妻触部。 每个位线1460进一步与逻辑(未示出)相耦合以感应位线的电压 或电流水平。
在这个一见图中略去了i真充4立线1460之间间隙的中间层电介质 的其它层，因为在这个^L图中下面的层是不可见的。
位线接触部1450圓周地嵌入到非导电内部层电介质1440中。
最后，示出了绝缘覆层条带1420，其覆盖开关活性材料块的顶 部电扭j妄触部。
尽管在这里显示并描述了具体实施例，然而本领域的普通技术 人员应该理解，在不偏离本发明范畴的情况下各种替换和/或等同实 施可以替代所示和描述的具体实施例。本申请意在覆盖这里所讨论 的具体实施例的任何修改或变化。因此，本发明应该仅受所附权利
要求及其等同物的限制。
权利要求
1.一种包括存储单元阵列的集成电路，其中，每个所述存储单元包括开关活性材料块，所述开关活性材料块由围绕非导电纳米线形成的环形接触部所接触。
2. 根据权利要求1所述的集成电路，其中，所述环形接触部形成 为围绕所述纳米线的隔离件。
3. 根据权利要求1所述的集成电路，其中，所述环形接触部的厚 度小于10纳米。
4. 根据权利要求3所述的集成电路，其中，所述环形接触部的厚 度小于2纳米。
5. 根据权利要求1所述的集成电路，其中，所述环形接触部的材 料是金属。
6. 根据权利要求5所述的集成电路，其中，所述环形接触部的材 料是氮化钛。
7. 根据权利要求1所述的集成电路，其中，所述开关活性材料是 相变材料。
8. 根据权利要求1所述的集成电路，其中，所述环形接触部的内 径等于或小于65纳米。
9. 一种具有多个存储单元的集成电路，每个所述存储单元包括开 关活性材并牛块和选择元件以及导电材料的纳米管，所述纳米管形成为环绕非导电材料的纳米线的导电材料层，其中，所述开 关活性材料块通过所述纳米管与所述选择元件相耦合，并且其 中，所述纳米管的第 一环形前端面构成与所述开关活性材料块 的接触部。
10. 根据权利要求9所述的集成电路，其中，所述纳米管的第二端 与另一个导体相耦合。
11. 根据权利要求10所述的集成电路，其中，所述纳米管的所述 第二端在其内侧与所述选择晶体管的漏极相耦合。
12. 根据权利要求9所述的集成电路，其中，在所述纳米管的所述 第二端处所述纳米管的外径减小。
13. 根据权利要求9所述的集成电路，其中，所述导电材料层形成 为围绕所述纳米线的隔离件。
14. 根据权利要求12所述的集成电路，其中，所述纳米管的导电 材料是氮化钛(TiN )。
15. 根据权利要求12所述的集成电路，其中，所述纳米线的非导 电材料是本征硅。
16. 根据权利要求9所述的集成电路，其中，所述纳米管的内径小 于30纳米。
17. 根据权利要求9所述的集成电路，其中，所述纳米管的壁厚小 于10纳米，优选地小于2纳米。
18. 根据权利要求9所述的集成电路，其中，所述纳米管的长度在 50纟内米至 200纟内米之间。
19. 一种具有在晶圆上形成的多个存储单元的集成电路，其中，原 始晶圆的表面作为水平参考平面，并且其中，每个所述存储单 元包括-开关活性材料块，和-选择元件，用于从多个所述存储单元中选出一个存储 单元，以及-导电材料的纳米管，用于连接所述开关活性材料块， 所述纳米管的转动轴垂直于所述参考平面，所述纳米管形成为 环绕非导电材料的纳米线的导电材料层，其中，所述纳米管的第一端处的环形前端面构成与所述 开关活性材料块的接触部。
20. 根据权利要求19所述的集成电路，其中，所述纳米管的所述 前端面构成所述开关活性材料块的底部电极接触部。
21. 根据权利要求19所述的集成电路，其中，所述开关活性材料 块通过所述纳米管而耦合至所述选4奪元件。
22. 根据权利要求19所述的集成电路，其中，所述纳米管在与耦 合于所述开关活性材料块的那一端相对的一端处在其内侧被 接触。
23. 根据权利要求19所述的集成电路，其中，所述納米管的内径 小于30纳米。
24. 根据权利要求19所述的集成电路，其中，所述纳米管的壁厚 小于10纳米，优选地小于2纳米。
25. 根据权利要求19所述的集成电路，其中，所述纳米管利用其 剩余端与所述选择元件的漏才及相耦合。
26. 根据权利要求19所述的集成电路，其中，所述纳米管的材料 是氮化钛。
27. 根据权利要求19所述的集成电路，其中，所述开关活性材料 是相变材料。
28. —种生产集成电路的方法，所述集成电i 各包括晶圓上的多个存 储单元，所述晶圓的原始表面构成水平参考平面，并且其中，存储单元中的一个存4诸单元的选择元件，所述方法包括以下步 骤-形成非导电材料的纳米线，所述纳米线的转动轴被设 置成与所述参考平面垂直；-围绕所述非导电材并+的纳米线沉积导电材#+层，乂人而 形成导电材料的纳米管，其中，所述纳米管耦合至所述选择元 ff的漏才及；-在所述纳米管的前端面上沉积开关活性材并牛块，乂人而 所述前端面构成与所述开关材料块的环形接触部。
29. —种生产集成电路的方法，所述集成电路包括晶圆上的多个存 储单元，所述晶圆的原始表面构成水平参考平面，并且其中， 每个所述存储单元包括开关活性材料块和用于选择所述多个 存储单元中的一个存储单元的选择元件，所述方法包括以下步 骤-形成包括源极/漏极的选择元件；-通过化学镀沉积方法在所述源极/漏极上沉积催化剂；-在所述催化剂上生长纳米线，所述纳米线的转动轴垂直于所述参考平面；-在所述晶圆上沉积导电材料层，其中，所述导电材料 层覆盖所述纳米线的侧壁；-进行各向异性隔离件蚀刻，从水平表面上去除所述导 电材料但在竖直表面上铺展所述材料，从而形成纳米管；-在所述纳米管的前端面上沉积开关活性材冲+块，/人而 使所述开关活性材料块耦合至所述纳米管的所述前端面。
30. 根据权利要求29所述的方法，其中，在沉积所述催化剂之前， 对将沉积所述催化剂的区域进行硅化金属沉积并且进行浸渍 处理，以在环绕将沉积所述催化剂的区域的材料中产生凹陷。
31. 根据权利要求30所述的方法，其中，所述漏极的材料是硅(Si)，所述催化剂是能够形成硅化物的金属，环绕所述漏极 的材料是氧化石圭，并且所述浸渍是氟化氢浸渍。
32. 根据权利要求30所述的方法，其中，所述金属包括钴或镍。
33. —种电子系统，包括权利要求1所述的集成电路。
全文摘要
本发明涉及存储器件，具体地涉及电阻地开关的存储器件，比如相变随机存取存储器(“PCRAM”)。公开了一种方法，其中非导电材料纳米线形成为用作产生导电材料纳米管的模子。在纳米管的顶部上沉积开关活性材料块，因此纳米管的环形前端面耦合于开关活性材料，并因此形成底部电极接触部。
文档编号H01L27/24GK101207149SQ20071018775
公开日2008年6月25日 申请日期2007年11月23日 优先权日2006年12月15日
发明者哈拉尔德·塞德尔 申请人:奇梦达股份公司