专利名称：半导体存储器件及其制造方法
技术领域：
本发明涉及一种半导体存储器件，具体涉及一种相变存储器件及 其形成方法。例如，在US 2005/0185444 A1或US 6815705 B2中公开了一种相 变存储器件，通过全文引用将这些文件并入此文。
背景技术：
需要一种相变存储器件，该相变存储器件可以向它的相变部分有 效地供热，并可以容易地被制造出来。发明内容根据本发明的一个方面，例如相变存储器件的半导体存储器件包 括加热电极、相变部分和上电极。相变部分沿第一方向与加热电极连 接。上电极具有上表面、下表面和孔。孔在上表面和下表面之间沿第 一方向穿透该上电极。孔具有内壁，其沿垂直于第一方向的第二方向 与相变部分连接。通过阅读下面对优选实施例的描述并参考附图，可以明了本发明 的目的并更为全面地理解它的结构。
图1是示意性地示出了根据本发明实施例的相变存储器件的一部 分的示图；图2是示意性地示出了图1的相变存储器件的布局的一部分； 图3是示出了沿图2的in — ni线的相变存储器的截面图；图4是示出了图3的相变存储器的一部分的放大截面图；图5是示出了沿图2的V — V线的相变存储器的截面图；图6是示出了图3的相变存储器所包括的加热柱、相变部分和上 电极之间的关系的截面图；图7是示出了图4的相变存储器的修改的截面图；图8是示出了图4的相变存储器的另一修改的截面图；图9是示出了图3的相变存储器件的制造过程的截面图；图10是示出了图3的相变存储器件的后续制造过程的截面图；图11是示出了图3的相变存储器件的后续制造过程的截面图；图12是示出了图3的相变存储器件的后续制造过程的截面图；图13是示出了图3的相变存储器件的后续制造过程的截面图；图14是示出了图3的相变存储器件的后续制造过程的截面图；图15是示出了图3的相变存储器件的后续制造过程的截面图；图16是示出了图3的相变存储器件的后续制造过程的截面图；图17是示出了图3的相变存储器件的后续制造过程的截面图；图18是示出了图3的相变存储器件的后续制造过程的截面图；图19是示出了图3的相变存储器件的后续制造过程的截面图；图20是示出了图3的相变存储器件的后续制造过程的截面图；图21是示出了图3的相变存储器件的后续制造过程的截面图；以及图22是示出了图3的相变存储器件的后续制造过程的截面图。虽然本发明容许各种修改和替换形式，但是通过附图中的示例示 出其特殊实施例并在此对其进行详细阐述。然而应当理解的是，附图 及对其详细阐述并不旨在将本发明限制于所公开的特定形式，而是正
相反，本发明覆盖落入权利要求所限定的本发明的精神和范围内的所 有修改、等价物和替代方案。
具体实施方式
参考图1，根据本发明第一实施例的相变存储器件1包括存储单元阵列2、 X解码器3a、 3b、读/写开关块4a、 4b、栅极线5、位线6、 地线7及围绕它们的各个电路(未示出)。存储单元阵列2设置在X解码器3a、 3b之间并且还设置在读/写 开关块4a、 4b之间。每条栅极线5在存储单元阵列2上从X解码器 3a或3b延伸出来。每条位线6在存储单元阵列2上从读/写开关块4a 或4b延伸出来，以便如从上面所看到的，位线6与栅极线5相交。地 线7施加有地电平电压，并形成在存储单元阵列2的各处。存储单元阵列2由以矩阵形式排列的多个存储单元构成。每一个 存储单元包括电阻器8和晶体管9。晶体管9的栅电极与栅极线5之 一相连。晶体管9的漏电极与相应电阻器8的一端相连。晶体管9的 源电极与地线7相连。相应电阻器8的另一端与一条位线6相连。电阻器8由相变材料制得。 一种相变材料是包括至少一个诸如硫 (S)、硒(Se)和碲(Te)之类的硫族元素的硫族材料；典型的硫族 材料之一是GexSbyTez(GST)。可以使用另一种材料AsxSbyTez、 TaxSbyTez、 NbxSbyTez、 VxSbyTez、 TaxSbyTez、 NbxSbySez、 VxSbySez、 WxSbyTez、 MoxSbyTez、 CrxSbyTez 、 WxSbySez 、 MoxSbySez 、 CrxSbySez、或SnxSbyTez。例如硫族材料的相变材料响应于对其施加 的温度，可以具有两种不同的状态，即非晶态和晶态。非晶态和晶态 彼此具有不同的电阻。分别使用不同的电阻来将数据"O"和"l"存储在 每个存储单元中。参考图3，本实施例的相变存储器件I包括半导体衬底IO。如从 图2和图3可明显看出的，在半导体衬底10中，划分多个场效应区 100，并且由浅槽隔离(STI)区11对其进行电隔离。STI区11也使 场效应区IOO与由外围电路等的接触插塞18所形成的外围区101电fe
离。如图2所示，场效应区100规则地按照矩阵形式设置。如从图2 和图3可明显看出的，在每个场效应区100中，形成有两个晶体管。 每个晶体管具有栅电极12、漏区13a和源区13b。在半导体衬底10上，形成绝缘层14。在绝缘层14中，形成分别 连接在电阻器的漏区13a上的单元接触插塞15。在绝缘层14上，形 成另一绝缘层16。在绝缘层16上，形成地线20和其它导线21、 22。 地线20通过地接触插塞17与源区13b相连，每个地接触插塞17穿透 绝缘层14、 16。同样地，导线21通过接触插塞18与半导体衬底10 的特定区域相连，接触插塞18穿透绝缘层14、 16。在绝缘层16以及 地线20和导线2K 22上，形成另一绝缘层30。形成穿透绝缘层30、 16的中间接触插塞34。中间接触插塞34与接触插塞15相连。在绝缘层30上，形成又一绝缘层40。在绝缘层40中，形成充当 加热电极的加热柱43。所述加热柱43由氮化钛(TiN)制得。在此实 施例中，如图2所示，为每个场效应区100形成两个加热柱43。在绝缘层40上，形成另一绝缘层50。在绝缘层50的一部分上， 进一步堆叠上电极66和阻挡层67。形成穿透阻挡层67、上电极66 和绝缘层50的多个孔55。具体来讲，如图4和5所示，绝缘层50具 有内壁56，上电极66具有内壁57，阻挡是67具有内壁58;每一组 内壁56、内壁57和内壁58构成穿透孔55之一。如从图2至5所理 解的，在本实施例中，孔55在数量上与场效应区100对应。从上面看， 每个孔55具有基本上为矩形的形状。在此实施例中，每个孔55具有 沿x方向的纵向。在上电极66上沿x方向设置孔55以便本实施例的 上电极66具有阶梯形状。如从图2至5所理解的，在一个孔55中暴 露两个加热柱43。也就是说，如沿z方向所视，每个孔55覆盖对应 的两个加热柱43，并且加热柱43不与上电极66重叠。在此实施例中， 在孔55中沿x方向设置两个加热柱43。如图2至5所示，在每个孔55中，形成对应的相变部分63。在 此实施例中，每个相变部分63在z方向与两个加热柱43相连。如图 3至5所示，每个相变部分63在x方向和y方向与上电极66的内壁57相连。在此实施例中，所示上电极66在xy平面内完全环绕每个相 变部分63并与每个相变部分63相连。如从图3中可明显看出的，本 实施例的每个相变部分63穿透对应的上电极66。也就是说，每个相 变部分63延伸通过对应的上电极66的下表面和上表面。具体来讲，相变部分63具有底面80、顶面81和侧面82。底面 80与加热柱43相连。底面80和对应的底面80之间的连接的整体面 积尺寸远小于底面80的面积尺寸。此实施例的顶面81具有类似闭环 的形状，并具有内缘和外缘。此实施例的顶面81与阻挡层67的上表 面位于同样的水平高度。侧面82连接在底面80和顶面81之间，并与 上电极66相连。在此实施例中，上电极66只在每个相变部分63的侧 面82上与其连接。参考图6，这里对加热柱43、相变部分63和上电极66的设置及 其相互连接进行解释。图6中，两个投影区84对应于各个加热柱43。 上电极66具有投影区88，投影区88属于不同于投影区84的投影区 85。因此，如上所述，如沿z方向所视，上电极66不与加热柱43重 叠。具体来讲，相变部分63具有投影区87，并且上电极66的投影区 88属于投影区87以外的区域。相变部分63具有大于上电极66的厚 度的预定高度86。此外，如从图3至6可明显看出的，上电极66在z 方向上位于底面80和顶面81之间。因此，如上所述，本实施例的上 电极66只在相变部分63的侧面82上与相变部分63连接。如图3至5所示，本实施例的相变部分63形成有从顶面81的内 缘向下凹陷的凹部61。在凹部61中，形成绝热部64。本实施例的绝 热部64的表面与阻挡层76的上表面和相变部分63的顶面81处于相 同水平高度。每个相变部分63由具有高耐热性的材料制得。特别地， 所述相变部分63由电绝缘材料制得，尤其是氧化硅(Si02)。可以使用例如氮化硅(SiN)的另一种电绝缘材料。此外，每个相变部分63 可以包括堆叠的两个或多个绝热层。在图7中，示出了绝热部90的修 改，其包括两个堆叠的绝热层91、 92。在该修改中，绝热层91由Si02 制得，而绝热层92由SiN制得。可选地，如图8所示，相变部分93
可以形成为不具有凹部。在图8所示的修改中，相变部分93完全充满 孔55。参考图3至5，在阻挡层力7、相变部分63的顶面和绝热部64上 形成覆盖层68。在此实施例中，覆盖层68与相变部分63以及绝热部 64重叠。每个所述的绝热部64只由相变部分63和覆盖层68密封且 完全地封闭或包裹。参考图3，在覆盖层68和绝缘层50上形成另一绝缘层70。在绝 缘层70上，形成导线层73。如从图2和3可明显看出的，导线层73 经由在绝缘层70中形成的接触插塞71电连接至上电极66。类似地， 导线层73也通过接触插塞72电连接至导线22，每一个所述接触插塞 72穿透绝缘层30、 40、 50、 70。下面将参考图9至22解释上述相变存储器件1的制造方法。如图9所示，在p型半导体衬底IO中以网格形式形成STI区11， 以限定多个场效应区100 (见图2)。所示STI区11在z方向具有240 nm的厚度。接下来，在半导体衬底10上形成具有7nm厚度的栅极绝缘膜。 在栅极绝缘膜上，沉积搀杂的多晶硅层和硅化钨层；搀杂的多晶硅层 的厚度为100 nm;硅化钨层的厚度为100 nm。通过光刻技术在硅化 钨层上形成掩模。如图9所示，让搀杂的多晶硅层和硅化钨层经历各 向异性刻蚀，以形成栅电极12。每个栅电极12在y方向上延伸。如 图2所示，两个栅电极12在每个场效应区IOO上延伸。接下来，通过使用栅电极12作为掩模，将磷(P)离子注入半导 体衬底10。然后，让半导体衬底IO经历热处理过程，以形成漏区13a 和源区13b，其中漏区13a和源区13b为n型。接下来，在半导体衬底IO上沉积厚度为700nm的四乙基原硅酸 盐(TEOS)材料。所述TEOS材料经历化学机械抛光(CMP)处理 而被平坦化。平坦化后的TEOS层是绝缘层14。形成穿透绝缘层14 并到达漏区13a的接触孔。然后，在包括接触孔并经历CMP处理而
被平坦化的绝缘层14上沉积250nm的搀杂多晶硅层。从而，形成单 元接触插塞15。在此实施例中，在每个场效应区100内沿x方向设置 两个单元接触插塞15。在绝缘层14上，沉积200nm的氧化硅膜作为绝缘层16。形成穿 透绝缘层14和16并到达源区13b的接触孔。在包括接触孔的绝缘体 16上，依次沉积IO nm的钛(Ti)层、15 nm的氮化钛(TiN)层和 250 nm的钩(W)层，并让其经历CMP过程以形成地接触插塞17。 如从图2、 3和9可明显看出的，地接触插塞17和单元接触插塞15 在y方向上彼此远离。在本实施例中，在形成地接触插塞17时还形成 接触插塞18。接下来，在绝缘层16上形成5 nm厚的氮化钨(WN)膜，然后 在WN膜上形成50 nm的钨(W)膜。让W膜和WN膜经历图案形 成过程，以形成与地接触插塞17电连接的地线20。如图10所示，在 此实施例中，在形成地线20时还形成导线21和22。接下来，在绝缘层16以及线20至22上形成500 nm的氧化物层， 并让其经历CMP过程以形成绝缘层30。如图ll所示，形成穿透绝缘 层16和绝缘层30的接触孔31，以便可以通过接触孔31分别看到单 元接触插塞15。然后，如图12所示，依次沉积10 nm的钛(Ti)层 和50nm的氮化钛(TiN)层，以形成接触材料层32。如图13所示， 让接触材料层32经历CMP过程，直至绝缘层30的表面，以形成中 间接触插塞34。接下来，在绝缘层30和中间接触插塞34上沉积300 nm的氧化 硅材料，以形成绝缘层40。此外，如图14所示，形成穿透绝缘层40 并到达中间接触插塞34的接触孔41。如图15所示，在包括接触孔41 的绝缘层40上沉积50 nm的氮化钛(TiN)材料以形成加热材料层42。 如图16所示，让加热材料层42经历CMP过程，直至绝缘层40的表 面，以形成加热柱43。接下来，在绝缘层40形成50 nm的氧化硅膜作为绝缘层50。在 绝缘层50上，形成WM膜和W膜的组合，作为上电极66的5(Tnm
的电极材料层51。在电极材料层51上，为阻挡层67形成50nm的氮 化硅层52。然后，如图18所示，在氮化硅层52上形成图案化的抗蚀 层53,其中图案化的抗蚀层53具有位于加热柱43上的孔54。通过使 用图案化的抗蚀层53作为掩模，让氮化硅层52、电极材料层51和绝 缘层50经历刻蚀处理。刻蚀处理形成孔55。如图19所示，每个孔穿 透氮化硅层52、电极材料层51和绝缘层50，以使得从上面可以看到 加热柱43的顶。作为每个孔55的一部分，绝缘层50的内壁56逐渐 变细，并具有限定比孔55的底面积大的面积的顶缘。接下来，在包括孔55的氮化硅层52上沉积GST材料，以形成 GST膜60。 GST膜60优选地具有25 nm至100 nm的厚度，更优选 地为100 nm。在此实施例中，GST膜60的厚度为100 nm。在此实施 例中，在形成GST膜60时还形成凹部61。如图20所示，在GST膜 60上，通过使用高密度等离子(HDP)方法，沉积500 nm的氧化硅 层，以形成绝热材料层62。接下来，如图21所示，通过使用氮化硅层52作为阻挡层，让抗 热材料层62和GST膜60经历CMP过程，以便形成相变部分63;同 时，在相变部分63的各个凹部61中形成绝热部64。在绝热部64和 相变部分63以及氮化硅层52上，形成50 nm的氮化硅膜65。如图 21所示，氮化硅膜65的形成导致密封且完全地封闭或包裹绝热部64。接下来，如从图2和22所理解的，让氮化硅膜65、氮化硅层52 和电极材料层57经历刻蚀处理，以分别形成覆盖层68、阻挡层67和 上电极62。接下来，在覆盖层68和绝缘层50上形成绝缘层70。然后，如图 2和3所示，形成接触插塞71和接触插塞72以及导电层73。每个接 触插塞71连接在导电层73和相应的上电极66之间，并且每个接触插 塞72连接在导电层73和导线22之间。从而获得相变存储器件1。本发明基于之前于2006年8月22日提交的日本专利申请 JP2006-225768，其内容通过引用并入本文。 ，虽然已经描述了被认定为本发明的优选实施例的示例，但是本领
域技术人员可认识到，可以对其进行其它和进一步的修改，而不脱离 本发明的精神，期望请求保护落入本发明的真实范围里的所有实施例。
权利要求
1.一种半导体存储器件，包括加热电极；在第一方向上与加热电极相连的相变部分；和具有上表面、下表面和孔的上电极，所述孔在上表面和下表面之间沿第一方向穿透该上电极，所述孔具有内壁，所述内壁在垂直于第一方向的第二方向上与相变部分相连。
2. 根据权利要求1的半导体存储器件，其中在垂直于第一方向的 平面内，所述上电极完全环绕相变部分并与相变部分相连。
3. 根据权利要求1的半导体存储器件，其中，沿预定方向看，所 述孔覆盖加热电极。
4. 根据权利要求1的半导体存储器件，其中所述相变部分沿第一 方向延伸经过下表面并到达上表面。
5. 根据权利要求4的半导体存储器件，其中所述相变部分沿第一 方向进一步延伸经过上电极的上表面。
6. 根据权利要求1的半导体存储器件，其中所述相变部分具有顶 面、底面和侧面，底面与加热电极相连，侧面连接在底面和顶面之间， 并与上电极相连。
7. 根据权利要求6的半导体存储器件，其中所述上电极只在相变 部分的侧面上与相变部分连接。
8. 根据权利要求6的半导体存储器件，其中，所述顶面具有类似 闭环的形状，并具有内缘，相变部分进一步包括凹部，所述凹部从顶 面的内缘向下凹陷。
9. 根据权利要求8的半导体存储器件，进一步包括在凹部中由绝 热材料形成的绝热部。
10. 根据权利要求9的半导体存储器件，其中，所述绝热部包括两个或多个绝热层。
11. 根据权利要求1的半导体存储器件，其中，所述加热电极包 括两个或多个加热柱，至少两个加热柱与相变部分相连。
12. 根据权利要求1的半导体存储器件，包括两个或多个相变部 分，其中，所述上电极沿第二方向延伸，并形成有两个或多个穿透孔， 所述相变部分分别形成于穿透孔中并与穿透孔相连。
13. —种制造半导体存储器件的方法，所述方法包括在第一绝缘体中形成加热电极；在第一绝缘体和加热电极上形成第二绝缘体；在第二绝缘体上沉积电极材料；形成穿透所沉积的电极材料和第二绝缘体的孔，所穿透的电极材 料构成上电极，加热电极被暴露在孔中；和在所述孔中形成相变部分，相变部分在预定方向上与加热电极相 连，并在垂直于预定方向的平面内与上电极相连。
14. 根据权利要求13的方法，进一步包括在形成孔之前在所沉 积的电极材料上形成第三绝缘体，所述孔的形成使得所述孔也穿透第三绝缘体，形成相变部分的步骤包括在所述孔和所穿透的第三绝缘体上沉积相变材料；和 部分去除所沉积的相变材料，以在孔中形成相变部分。
15. 根据权利要求14的方法，其中，使用所穿透的第三绝缘体作 为阻止物，通过化学机械抛光处理，实施相变材料的去除。
16. 根据权利要求14的方法，其中，实施相变材料的沉积，以使 所沉积的相变材料具有凹部。
17. 根据权利要求16的方法，其中，形成相变部分的步骤还包括 在所沉积的相变材料上沉积绝热材料，使用所穿透的第三绝缘体作为, 阻止物，通过化学机械抛光处理，实施相变材料的去除，以便也部分 地去除所沉积的绝热材料，并且在相变部分的凹部内形成绝热部。
全文摘要
半导体存储器件包括加热电极、相变部分和上电极。相变部分在第一方向上与加热电极相连。上电极具有上表面、下表面和孔。孔在上表面和下表面之间沿第一方向穿透该上电极。孔具有内壁，其在垂直于第一方向的第二方向上与相变部分相连。
文档编号H01L27/24GK101132051SQ20071014241
公开日2008年2月27日 申请日期2007年8月22日 优先权日2006年8月22日
发明者早川努 申请人:尔必达存储器股份有限公司