专利名称：集成电路芯片中电路模块间的噪声隔离的制作方法
技术领域：
图6是根据本发明的一个实施例， 一个工艺阶段时集成电 路的一个实施例的局部侧^f见图；以及现在参考图6，图6显示除图2的集成电路10的元件之外还具有沟槽40和42的集成器件110。沟槽40和42可以提供在第一 电路模块22和第二电路模块24之间的额外的噪声隔离。虽然图6显 示沟槽40和42延伸超过了保护区32和34，但是沟槽40和42可以 分别只与保护区32和34 —样深。
0023图7显示除图6的集成电路110的元件之外还具有电介质 层35和导电屏蔽36的集成器件120。导电屏蔽36可以接地以在第一 电路模块22和第二电路模块24之间提供额外的噪声隔离。虽然图5 在导电屏蔽36和p阱模块区30之间只显示一层电介质层，但是在导 电屏蔽36和p阱模块区30之间可以形成另外更多的层。更进一步， 连接第一电路模块22和第二电路模块24的互连(没有显示)可以在 直接在p阱模块区30之上一个区内比在衬底12之上其它区距离衬底 12上表面更大的距离形成。另外，导电屏蔽36可以定位使得导电屏 蔽36在第一电路模块22之上占据的面积与导电屏蔽36在第二电路模 块24之上占据的面积不同。例如，这可以通过改变导电屏蔽36的长 度和宽度的一个或者两个来实现。另外和/或或者，至少一个互连可以 定位使得该至少一个互连在第一电路模块22之上占据的面积与该至 少一个互连在第二电路模块24之上占据的面积不同。例如，这可以通 过改变该至少一个互连的长度和宽度的一个或两个来实现。
0024j在前述的说明书中，对于特定的实施例描述了本发明。然 而，本领域技术人员理解在不违反如下面权利要求书中陈述的本专利
的范围下可以做多种修改和改变。例如，虽然描述了p阱模块区放置 在两个电路模块之间以提供两个电路模块之间的噪声隔离，但是p阱 模块区也可以放置在ESD焊盘或者数字焊盘之间。因此，该说明书和 图当作例证性的而不是限制性的含义，并且所有这些修改是被包括在 本专利的范围内的。
[0025I关于特定实施例上面描述了好处、其它优势以及问题的解 决方案。然而，好处、其它优势、问题的解决方案以及可以引起任何 好处、优势、或者发生或变成更加显著的解决方案的任何元素不被解 释为任何或者全部的权利要求的关键的、必需的或基本的特征或元素。如这里使用的，术语"包括""包含"或它的任何其它变化是用来覆盖非 排它性的包含，使得包括一系列元素的工艺、方法、物品或装置不但 包含那些元素而且包含没有清楚地列出或这些工艺、方法、物品或装 置固有的其它元素。
权利要求
1. 一种集成电路，包括在衬底的一个区内形成的由于低掺杂浓度而具有高电阻率的p阱模块区，用于提供第一电路模块和第二电路模块之间的噪声隔离；以及围绕p阱模块区形成的保护区，用于提供第一电路模块和第二电路模块之间的噪声隔离。
2. 根据权利要求1的集成电路，其中p阱模块区是在第一电 路模块和第二电路模块之间形成的壁。
3. 根据权利要求1的集成电路，其中p阱模块区是在第一电 路模块和第二电路模块之间形成的环。
4. 根据权利要求2的集成电路，其中保护区是围绕p阱模块 区形成的环。
5. 根据权利要求3的集成电路，其中保护区是围绕p阱模块 区形成的环。
6. 根据权利要求1的集成电路，进一步包括在保护区和第一 电路模块之间形成的第一接地的高掺杂区以及在保护区和第二电路模 块之间形成的第二接地的高掺杂区。
7. 根据权利要求1的集成电路，进一步包括围绕保护区形成
8. 根据权利要求6的集成电路，进一步包括在电介质层上方形成的接地的导电屏蔽，其中该电介质层至少在p阱模块区和保护区 上方形成。
9. 根据权利要求1的集成电路，其中连接笫一电路模块和第 二电路模块的至少一个互连在直接在p阱模块区之上一个区内比在衬 底之上其它区距离衬底上表面更大的距离形成。
10. 根据权利要求8的集成电路，其中定位接地的导电屏蔽使 得接地的导电屏蔽在第一电路模块上方占据的面积与接地的导电屏蔽 在第二电路模块上方占据的面积不同。
11. 根据权利要求9的集成电路，其中定位该至少一个互连使得该至少一个互连在第一电路模块上方占据的面积与该至少一个互连 在第二电路模块上方占椐的面积不同。
12. —种集成电路，包括通过阻挡衬底的一个区内任何掺杂剂的插入而在衬底内形成的p 阱模块区，用于提供第 一电路模块和第二电路模块之间的噪声隔离；围绕p阱模块区形成的保护区，用于提供第一电路模块和第二电 路模块之间的噪声隔离；在保护区和第一电路模块之间形成的第 一接地的高掺杂区以及 在保护区和第二电路模块之间形成的第二接地的高掺杂区；以及在电介质层上方形成的接地的导电屏蔽，其中该电介质层至少在 P阱模块区和保护区上方形成。
13. 根据权利要求12的集成电路，进一步包括围绕保护区形成 的沟槽。
14. 根据权利要求12的集成电路，其中p阱模块区是在第一电路模块和第二电路模块之间形成的壁。
15. 根据权利要求12的集成电路，其中p阱模块区是在第一电 路模块和第二电路模块之间形成的环。
16. 根据权利要求14的集成电路，其中保护区是围绕p阱模块 区形成的环。
17. 根据权利要求15的集成电路，其中保护区是围绕p阱模块 区形成的环。
18. —种集成电路，包括通过阻挡衬底的一个区内任何掺杂剂的插入而在衬底内形成的p 阱模块区，用于提供第一电路模块和第二电路模块之间的噪声隔离；围绕p阱模块区形成的保护区，用于提供第一电路模块和第二电 路模块之间的噪声隔离；在保护区和第一电路模块之间形成的第一接地的高掺杂区以及 在保护区和第二电路模块之间形成的第二接地的高掺杂区；在电介质层上方形成的接地的导电屏蔽，其中该电介质层至少在 P阱模块区和保护区上方形成；以及围绕保护区形成的沟槽。
19. 根据权利要求18的集成电路，其中p阱模块区是在第一电 路模块和第二电路模块之间形成的壁。
20. 根据权利要求18的集成电路，其中p阱模块区是在第一电路模块和第二电路模块之间形成的环。
全文摘要
集成电路(10)，包括在衬底的一个区内形成的由于低掺杂浓度而具有高电阻率的p阱模块区(30)，用于提供第一电路模块(22)和第二电路模块(24)之间的噪声隔离。该集成电路(10)进一步包括围绕p阱模块区(30)形成的保护区(32)，用于提供第一电路模块(22)和第二电路模块(24)之间的噪声隔离。
文档编号H01L29/04GK101432881SQ200780006446
公开日2009年5月13日 申请日期2007年1月18日 优先权日2006年2月23日
发明者O·L·哈丁, R·M·塞卡雷努, S·K·本纳杰 申请人:飞思卡尔半导体公司