专利名称：半导体装置的制造方法
技术领域：
本发明涉及通过离子注入法在半导体基板的表面上形成杂质的注入 区域的半导体装置的制造方法，进而更详细地说，是涉及在SiC半导体基 板的表面上形成离子注入用的掩膜之后进行杂质离子的注入的半导体装 置的制造方法。
背景技术：
碳化硅(SiC)的能带隙较宽且最大绝缘电场比硅(Si)约大一位。另 外，载体的移动度与Si—样大，电子的饱和漂移速度与GaAs—样大，且 耐压大，所以是有望在高速开关元件或大功率元件等下一代的电力半导体 元件(特别是接合型电场效果晶体管(JFET: Junction Field Effect Transistor)等)中应用的材质。在SiC的晶体结构中有六角形最密集填充结构和立方最密集填充结 构，在六角形最密集填充结构中进一步大量存在层的重复周期不同的结 构，已知有100种以上的结晶多型体(polytype)。作为代表性的多型体， 有3C、 4H、 6H等。C是指立方晶，另外H是指六方晶，其前面的数字表 示重复周期。立方晶型只为3C，将其称为P—SiC，汇总其他而称为a — SiC。最近，作为电力元件，试制肖特基二极管(Schottky Diode)、纵型 MOSFET、 JFET、晶闸管等，或者作为应用最广泛的半导体装置的CMOS 一IC，由其特性与以往的Si半导体装置相比较，提示有可能实现非常好的 特性。不过，尽管通过SiC—纵型MOS半导体元件、SiC—JFET元件等有望 实现非常出色的特性，但实际上迄今为止已实现良好的特性的报告较少， 也没有实际上制造出来的案例。究其原因是在向SiC半导体基板进行离子 注入等的工序中，难以控制微细加工。在使用Si系半导体基板的半导体元件中，通过相同的掩膜选择性地注 入P型杂质和n型杂质，通过热扩散可以实现精密的沟道密度。即可以非 常精密地控制影响JFET等半导体元件的特性的沟道的尺寸等，能够以良 好的合格率制作JFET等半导体元件。与此相对，在使用SiC半导体基板的半导体元件中，与Si系半导体基 板相比，其几乎不引起杂质的扩散，所以难以像使用了 Si系半导体基板的 半导体元件那样实现精密的沟道密度等的控制。为此，有可能成为沟道阻 力增大且其偏差也非常大的元件。其结果，无法充分实现所期待的那样的 SiC半导体元件的特性是当前的现状。另外，在使用SiC半导体基板的半导体元件中，离子注入的杂质的活 化率较差，为了改善活化率，有时也进行30(TC以上的高温的离子注入， 存在不能很好地将抗蚀膜用作离子注入的掩膜层的问题。进而，即使将氧 化硅薄膜或聚硅薄膜等用作掩膜层，存在有可能因高温而造成掩膜层的裂 纹或剥离的问题。如上所述，在制造使用SiC半导体基板的半导体元件(在本说明书中 也记载为SiC器件)时，为抑制结晶损伤而有必要在高温环境下进行离子 注入。因此，要求研发在高温环境下的离子注入中可以用作掩膜层的材质， 在相关各方面都进行了技术研发。这里，含有Si02作为材质的掩膜层，具 有可以耐受高温环境下的高能量注入的出色特性。利用这样的特性，将 Si02膜作为掩膜层进行离子注入，然后，通过热扩散形成足够深的杂质注 入区域，这一技术在特开平10—256173号公报和"功率器件、功率IC手 册"(电学会高性能高功能功率器件、功率IC调査专门委员会编，Corona 公司，1996年7月，p.38—41)中被公开。例如，采用CVD法在硅基板上全面形成Si02膜之后，通过光刻法形 成掩膜图形。通过光刻法，在整个Si02膜面上形成光致抗蚀剂，只在开口部分照射光，使光致抗蚀剂感光，并通过显影除去己感光的部分。接着， 采用干式蚀刻从残留的光致抗蚀剂上对基底的Si02膜进行开口，当在蚀刻 后除去光致抗蚀剂时，可以得到Si02的掩膜图形。接着，以1X10"cm—卩的程度注入B等杂质离子。为了使Si02膜成为 掩膜，只在SiOj莫的开口部注入杂质离子。离子注入是将使AsH3、 PH3、 BF2等气体放电而得到的掺杂剂的离子加速至数10keV 数100keV之后打入到基板中的方法。接着，在通过热扩散塞入杂质之后，用氢氟酸溶解Si02膜并除去。然后，在半导体装置的制造工序中，重复进行这样的薄膜的形 成、光刻法、蚀刻和离子注入。但是，在制造SiC器件时，在SiC半导体基板的杂质的热扩散较小， 所以为了进行足够深度的杂质注入，需要在高能量下进行离子注入。然后， 当使用Si02的掩膜层成为超过lpm的厚度时，容易产生裂缝，所以存在难以用作离子注入的掩膜层的问题。另一方面，当使含有Si02的氧化膜的厚度为lpm以下时，可以通过 该氧化膜阻碍的离子注入的能量减小，所以无法在高能量下对离子加速， 离子注入的深度最多也止于0.3pm。由此，通常难以获得半导体装置所必 需的0.6pm lpm的注入深度，存在无法很好地将Si02用作SiC半导体基 板用的掩膜的问题。另夕卜，当利用Si02作为掩膜材料时，需要通过CVD法的Si02膜的形 成、使用了抗蚀剂的光刻法、通过干式蚀刻的SiOj莫的开口、离子注入以 及Si02膜的除去等一系列的复杂工序。进而，CVD法和干式蚀刻必须在 进行真空吸引的反应炉内投入半导体基板，所以制造效率低。如此，在使用Si02的掩膜层中，存在对离子注入的注入深度产生限制 的问题，所以无法在使用SiC半导体基板的半导体元件的制造中利用。另 外，即使可以临时利用，为了克服上述的缺点也必须进行复杂的工序。发明内容本发明的目的在于，提供可以在高温下以高能量对离子进行加速而进 行的离子注入并能够以选择区域的方式向半导体基板特别是SiC半导体基板简便地进行足够深度的杂质注入的半导体装置的制造方法。为了达到这一目的，本发明的半导体装置的制造方法，是通过离子注 入法在半导体基板的表面上形成杂质的注入区域的半导体装置的制造方 法，其特征在于，包括在半导体基板的表面上形成包含聚酰亚胺树脂膜的 掩膜层的工序、和进行杂质离子的注入的工序。另外，本发明的半导体装置的其他制造方法，是通过离子注入法在半 导体基板的表面形成杂质的注入区域的半导体装置的制造方法，其特征在 于，包括在半导体基板的表面上形成包含Si02膜和金属薄膜的掩膜层的工 序、和进行杂质离子的注入的工序。半导体基板可以使用SiC半导体基板。可以不在半导体基板中的已形 成掩膜层的区域中进行杂质离子的注入，而可以将杂质离子注入未形成掩 膜层的区域。当形成包含聚酰亚胺树脂膜的掩膜层时，优选将半导体基板加热至30(TC以上，更优选加热至500。C以上之后，进行杂质离子的注入。聚酰亚 胺树脂膜优选感光性聚酰亚胺树脂膜，聚酰亚胺树脂膜的厚度优选是向半 导体基板中未形成聚酰亚胺树脂膜的区域内注入的杂质的深度的2倍以上。优选在聚酰亚胺树脂膜和半导体基板之间形成由金属薄膜或Si02构成的薄膜。另一方面，当形成包含Si02膜和金属薄膜的掩膜层时，优选将半导体基板加热至300。C 500。C，更优选加热至500。C 80(TC之后进行杂质离 子的注入的方式。掩膜层优选由3层以上的层构成，Si02膜的平均厚度和 金属薄膜的平均厚度分别优选为500nm 1.5pm。优选掩膜层包含&02膜 或金属薄膜作为最下层膜的方式、或者包含SiOj莫或金属薄膜作为最上层 膜的方式。这样的Si02膜可以通过SOG法很好地形成。
图1A 图1E是表示本发明的半导体装置的制造方法的工序图。 图2是表示聚酰亚胺树脂膜的厚度和注入的杂质(Al)的深度的关系 的图。图3是表示在本发明当中的聚酰亚胺树脂膜和SiC半导体基板之间形 成有薄膜的方式的截面图。图4A 图4E是表示本发明的半导体装置的制造方法的工序图。
具体实施方式
(将聚酰亚胺树脂膜用作掩膜的半导体装置的制造方法)本发明的半导体装置的制造方法，其特征在于，包括在半导体基板的 表面上形成含有聚酰亚胺树脂膜的掩膜层之后，进行杂质离子的注入的工 序。在半导体基板上形成聚酰亚胺树脂膜并将聚酰亚胺树脂膜用作半导体 用的掩膜，由此可以在高温下基于高能量离子的杂质的注入，即使是SiC 半导体基板也可以得到杂质的足够的注入深度。在以往公知的半导体基板当中，在本发明中使用的半导体基板优选 SiC半导体基板。这是因为，碳化硅(SiC)具有如下所示的出色特性，即 其能带隙较宽且最大绝缘电场比硅(Si)约大一位，载体的移动度与Si 一样大。电子的饱和漂移速度与GaAs—样大，且耐压大。另外，这是因为后述的本发明的掩膜层发挥如下所述的出色特性，即 相对于以SiC半导体基板为代表的杂质的热扩散较小的半导体基板，能够 在高温环境下进行高能量注入，可以进行足够深度的杂质注入。在本说明书中，SiC半导体基板是指含有SiC作为材质的半导体基板。 这里，SiC半导体基板没有必要只含有SiC作为材质，在不损坏SiC的出 色的特性的范围内，可以含有其他成分作为材质。对在本发明中使用的SiC的晶体结构没有特别限制，例如可以使用六 角形最密集填充结构或立方最密集填充结构的SiC。另外，在六角形最密 集填充结构中进一步大量存在层的重复周期不同的结构，已知有100种以 上的结晶多型体(polytype)，但可以是任何种类的结构。例如，作为代表 性的多型体，可以使用3C、 4H、 6H等。在本说明书中，C是指立方晶， 另外H是指六方晶，其前面的数字表示重复周期。其中，立方晶型只为 3C，将其称为P-SiC，汇总其他称为a—SiC。不过，在本发明中使用的半导体基板并不限于SiC半导体基板，可以 使用以往公知的任意半导体基板。这是因为，在本发明中使用的掩膜层， 即使在应用于除SiC半导体基板之外的半导体基板的情况下，也能够在高 温下进行基于高能量的离子的杂质注入，能够获得杂质的足够的注入深度。作为本发明的制造方法的典型例子，使用感光性聚酰亚胺树脂膜而向SiC半导体基板中注入离子的方法如图1A 图1E所示。首先，如图1A 所示，在SiC半导体基板1上形成感光性聚酰亚胺树脂膜2。接着，如图 1B所示，借助具有规定图形的掩膜3，在照射了光4之后进行显影、烧成， 由此，如图1C所示，在SiC半导体基板上可以容易地形成具有规定图形 的聚酰亚胺树脂膜2a。接着，如图1D所示，借助含有聚酰亚胺树脂膜的掩膜层将离子5打 入到SiC半导体基板1中，形成杂质区域la。最后，当除去聚酰亚胺树脂 膜时，得到如图1E所示的具有杂质区域la的SiC半导体基板l。通过形 成的规定的掩膜，能够阻碍向已形成掩膜的区域进行杂质离子的注入，而 可以只在未形成掩膜的区域进行杂质离子的注入。杂质离子的注入抑制SiC半导体基板的晶体结构的非晶形化，所以优 选将SiC半导体基板加热至30(TC以上而进行的方式，更优选加热至500 'C以上而进行杂质离子的注入的方式。另外，出于防止SiC的升华的理由， 优选基板温度在100(TC以下的方式，更优选在80(TC以下。聚酰亚胺是由二官能羧酸酐和伯二胺合成的缩聚物，在聚合物骨架的 主链上具有酰亚胺结构(一CO—NR—CO)。聚酰亚胺中的芳香族杂环聚 酰亚胺具有出色的机械性质且对热和氧化的稳定性大，在这一点上优选。 另外，在芳香族杂环聚酰亚胺中，由芳香族二胺和芳香族二酐所衍生的聚 酰亚胺对热稳定，所以更优选。进而，聚酰亚胺树脂膜能够容易地在SiC半导体基板上形成具有规定 图形的掩膜，所以优选由感光性聚酰亚胺树脂膜形成的方式。感光性聚酰 亚胺树脂膜可以通过在SiC半导体基板上进行涂布而形成，当将SiCb用作 掩膜材料时，不需要含有使用了光致抗蚀剂的光刻法等的复杂的工序，能 够在SiC半导体基板上以选择区域的方式而简便地进行离子注入。进而， 不需要CVD法和干式蚀刻等，所以制造效率高。在SiC半导体基板上形成的聚酰亚胺树脂膜的厚度，优选是向SiC半 导体基板中的、未形成聚酰亚胺树脂膜的区域内注入的杂质的深度的2倍 以上。对于4H—SiC半导体基板，在以加速能量340keV、剂量l.OX lO"cm—2而注入Al离子的情况下，聚酰亚胺树脂膜的厚度和注入的杂质(Al)的深度的关系如图2所示。由图2的结果可知，在没有形成聚酰亚胺树脂膜的区域，杂质的深度 为l.l)im。另一方面，在聚酰亚胺树脂膜的厚度为2.2pm的区域，杂质的 深度为0.0^im， Al离子被完全阻断。因此，根据注入的离子的能量，形成 预计注入杂质区域深度的2倍以上厚度的聚酰亚胺树脂膜，由此能够完全 阻断所注入的离子，而确实可靠地进行离子注入区域的选择。聚酰亚胺树脂膜的胶粘性和耐药品性较大，所以容易进行离子注入后 的聚酰亚胺树脂膜的除去，从这一观点出发，如图3所示，优选在聚酰亚 胺树脂膜32和SiC半导体基板31之间形成由金属薄膜或Si02构成的薄膜 36的方式。在通过对薄膜进行湿式蚀刻而能够容易地除去聚酰亚胺树脂膜 这一点上，由Al等构成的金属薄膜或由Si02构成的薄膜的厚度优选 0.02(im以上，更优选0.05pm以上。另一方面，因为通过蚀刻可以容易地 除去薄膜，另外还可以抑制侧面腐蚀，所以这样的薄膜的厚度优选0.5pm 以下，更优选0.2jam以下。因此，优选这样的薄膜例如形成0.1jam程度的 方式。对于由Si02等构成的薄膜，在形成聚酰亚胺树脂膜之前，形成于SiC 半导体基板上，在进行聚酰亚胺树脂膜的曝光、显影、烧成之后，通过湿 式蚀刻除去聚酰亚胺树脂膜的位于空孔部的由Si02等构成的薄膜，由此不 会因薄膜而妨碍离子注入，从而能够顺利地进行离子注入，因此该方案是 优选方案。(使用Si02膜和金属薄膜作为掩膜的半导体装置的制造方法)本发明的半导体装置的其他制造方法，其特征在于，包括在半导体基板的表面上形成含有Si02膜和金属薄膜的掩膜层的工序、半导体基板的表面上进行杂质离子的注入的工序。这样的掩膜即使具有能够阻碍高能量的 离子注入的厚度，也不容易在含有Si02的掩膜层上产生裂缝，而通过使用 这样的掩膜层，对于以SiC半导体基板为代表的杂质的热扩散小的半导体 基板，也能够进行基于高温下的高能量的离子注入，从而能够进行足够深 度的杂质注入。图4A 图4E是表示本发明的半导体装置的制造方法的工序图。在本发明的半导体装置的制造方法中，首先，在半导体基板的表面上形成含有SiOj莫和金属薄膜的复合膜作为掩膜层。图4A是表示本发明的半导体装 置的制造方法中掩膜层103的形成工序。如图4A所示，本发明的半导体 装置1000在半导体基板101的表面上形成掩膜层103。以SiC半导体为代 表的半导体基板101如前所述。另外，在图4A所示的例子中，掩膜层103 是包括Si02膜107、金属薄膜105、 Si02膜107b的3层结构的复合膜。这里，通常在制造半导体器件(半导体元件)时，只在确定的区域内 选择性导入杂质是重要的。可以选择性地导入杂质的方法之一，是借助掩 膜层进行离子注入。特别是在将SiC半导体基板等杂质的热扩散小的半导 体作为材料的半导体器件中，借助掩膜层的离子注入是选择性导入杂质的 几乎唯一的实用方法。通过形成规定的掩膜，阻碍在已形成掩膜的区域注 入杂质离子，而只在未形成掩膜的区域注入杂质离子。关于本发明的半导体装置的制造方法，使为了选择进行离子注入的区 域而在半导体基板上形成的掩膜层，如图4所示地形成Si02膜和金属薄膜的复合膜，由此，能够在抑制对晶体结构的毁坏的同时进行针对以SiC半 导体基板为代表的杂质的热扩散小的半导体基板的且选择区域的离子注 入。本发明的掩膜层是在向半导体基板中进行杂质离子注入时使用的掩膜层，是含有Si02膜和金属薄膜的掩膜层。Si02膜可以是含有Si02作为 材质的氧化膜。这是因为含有Si02作为材质的氧化膜具有可以耐受高温环 境下的高能量注入的出色特性。另外，Si02膜没有必要只含有Si02作为材 质，可以在不损坏Si02的出色特性的范围内含有其他成分作为材质。对掩膜层含有的Si02膜没有特别限定，可以通过以往公知的方法形 成，例如可以通过SOG法形成Si02膜。这里，SOG法是指主要将硅垸醇 [(OR) mRnSi (OH) 4—mi]溶解于醇等溶剂当中且在晶片上旋涂之后，使 其热固化而得到组成接近纯粹的Si02的组成的绝缘膜(在本说明书中也记 载为SOG膜)的方法。在本说明书中，在Si02膜中含有SOG膜。在SOG 膜中根据硅烷醇化合物的种类由无机SOG膜和有机SOG膜。在SOG法 中，因利用液体形成膜，所以具有能掩埋狭窄的配线间隙的优点。本发明的掩膜层所含有的Si02膜的平均厚度优选为500nrn以上，更 优选为800nm以上。另外，平均厚度优选为1.5pm以下，更优选1.2fam 以下。当SiO2膜的平均厚度不到500nm时，能由该Si02膜阻碍的离子注 入的能量受限，离子注入的注入深度有縮小的趋势。另外，当SiOJ莫的平 均厚度超过1.5pm时，Si02膜在高温环境下容易产生裂缝。掩膜层含有的金属薄膜可以是含有金属作为材质的薄膜，特别优选金 属蒸镀膜。金属蒸鍍膜是通过在含有SK)2作为材质的氧化膜或SiC半导体 基板等上采用以往公知的方法使金属蒸镀而容易地得到。为了采用金属蒸 镀法形成金属薄膜，例如优选采用EB蒸镀法形成。通过在掩膜层中含有 以金属蒸镀膜为代表的金属薄膜，能使SiOj莫的平均厚度不超过1.5pm， 且使整个掩膜层的平均厚度为1.5pm以上。因此，Si02膜即使在高温环境 下也难以产生裂缝，能够阻碍高能量的离子注入。对掩膜层含有的金属薄膜没有特别限制，可以使用含有以往公知的任 意金属作为材质的薄膜，例如能够使用含有铝、镍、金等金属作为材质的 薄膜。在这些金属当中，从薄膜形成的容易程度和成本方面的理由来看， 特别优选使用含有铝作为材质的薄膜。金属薄膜没有必要只含有金属作为 材质，在不损坏金属薄膜的出色特性的范围内，可以含有其他成分作为材 质。掩膜层所含有的金属薄膜的平均厚度优选为500nm以上，更优选为 800nm以上。另夕卜，平均厚度优选为1.5|Lim以下，更优选1.2pm以下。当 金属薄膜的平均厚度不到500nm时，Si02膜在高温环境下容易产生裂缝， 有难以进行基于高能量的离子注入的趋势。另一方面，当金属薄膜的平均 厚度超过1.5pm时，在进行掩膜的图形形成时，有侧面腐蚀增大的趋势。本发明的掩膜层是在对半导体基板进行杂质离子注入时使用的掩膜层，如果是含有Si02膜和金属薄膜的掩膜层，则可以是Si02膜和金属薄膜的二层结构，或者可以是三层以上的结构。通过做成三层以上的结构，Si02膜即使在高温环境下也难以产生裂缝，具有通过增加整个掩膜层的膜厚而阻碍高能量的离子注入的优点。本发明的掩膜层优选含有SiOj莫作为最下层膜的方式。通过这样的结 构，能够防止对半导体基板的污染，其中所述的半导体基板以基于源于金属薄膜的金属离子的SiC半导体基板为代表。另外，掩膜层优选含有金属 薄膜作为最下层膜的方式。通过这样的结构，能够从离子注入后的半导体 基板容易地除去掩膜层。本发明的掩膜层优选含有Si02膜作为最上层膜的方式。通过这样的结构，能够避免通过RIE (Reactive Ion Etching:反应性离子蚀刻)法等对以 金属蒸镀膜为代表的金属薄膜进行蚀刻的事态，从而使图形形成变得容 易。另外，掩膜层优选含有金属薄膜作为最上层膜的方式。通过这样的结 构，即使在SK)2膜上产生裂缝，也能够将其影响控制在最小限。本发明的掩膜层在这些结构当中，特别优选从最下层按顺序含有Si02 膜、金属薄膜、Si02膜的结构。具有这样的三层结构的掩膜层，其Si02 膜的平均厚度不超过1.5pm，且能够使整个掩膜层的厚度为1.5pm以上。 这样做，SiOj莫即使在高温环境下也难以产生裂缝，作为整个掩膜层，能 够阻碍高能量的离子注入。接着，例如，如图4B所示，在图4A中形成掩膜层103的半导体装 置IOOO，在掩膜层107a上涂布抗蚀材料之后，通过使用玻璃掩膜lll进 行图形曝光，使抗蚀材料发生固化形成抗蚀膜109。对抗蚀材料没有特别 限制，可以根据条件选择使用以往公知的抗蚀材料。另外，对玻璃掩膜也 没有特别限制，可以使用以往公知的玻璃掩膜进行图形曝光。接着，例如，如图4C所示，在图4B中形成抗蚀膜109的半导体装置 1000，通过R正法、湿式蚀刻法等且利用抗蚀膜109，进行蚀刻，形成图 形化的掩膜层103a。对通过RIE法等的蚀刻的条件没有特别限制，可以通 过以往公知的条件进行蚀刻，例如，可以使用平行平板型RIE装置、酸性 溶液等进行蚀刻。接着，如图4D所示，半导体装置1000通过离子注入法向SiC半导体 基板IOI中注入杂质。对在本发明中使用的杂质的种类没有特别限制，可 以按照所制造的半导体装置的结构和目的进行适当选择，例如能够选择 铝、硼、氮、磷等。另外，对离子注入的条件没有特别限制，可以通过以 往公知的条件进行离子注入，但作为在离子注入中使用的装置，优选使用 高电流离子注入装置等。本发明中的离子注入的剂量优选为1X10 nT2以下。这是因为当该剂量超过lX1015cm—2时，重新注入的离子与己注入的离子发生冲撞，有 进一步塞得更深的趋势。进而，当剂量超过lX10"cm^时，SiC的结晶容 易受到破坏，而容易非晶形(amorphous)化。为了抑制对基于离子注入的SiC半导体基板的晶体结构的毁坏(非晶 形化)，本发明中的离子注入时的基板温度优选为30(TC以上，进一步更优 选50(TC以上。另外，出于防止SiC的升华的理由，基板温度优选为1000 t:以下，进一步更优选为80(TC以下。另外，对本发明中的离子注入的角 度没有特别限制，可以通过以往公知的离子注入法以想要采用的任何角度 进行注入，但优选例如以垂直于基板的角度进行离子注入。接着，如图4E所示，除去在图4D中对杂质己进行离子注入的半导体 装置1000的掩膜层103a。对掩膜层的除去方法没有特别限制，可以使用 以往公知的掩膜层的除去方法，但优选例如通过基于酸性溶液的溶解而除 去。杂质向本发明中的半导体基板的离子注入方法含有，在半导体基板的 表面形成包含SiOj莫和金属薄膜的掩膜层的工序、在半导体基板的表面上 进行杂质的离子注入的工序。向本发明的半导体基板中进行杂质离子注入 方法的详细内容与本发明的半导体装置的制造方法的详细内容一样。(实施例1)首先，如图1A所示，在5英寸直径且厚600|am的4H—SiC半导体基 板1上旋涂负型感光性聚酰亚胺树脂(日立f、工求:/7^夕口 、乂7于厶乂 制HD4010)，在空气环境下干燥，形成厚3.0nm的感光性聚酰亚胺树脂膜 2。接着，如图1B所示，借助具有规定图形的掩膜3，对感光性聚酰亚胺 树脂膜2照射光4之后，通过由有机溶剂构成的专用显影液进行显影、烧 成，由此如图1C所示，在SiC半导体基板中不进行杂质注入的区域上形 成图形化的聚酰亚胺树脂膜2a。通过使用感光性聚酰亚胺树脂，比起采用 光刻法时相比能更容易地形成掩膜。接着，将SiC半导体基板1和聚酰亚胺树脂膜加热至500°C，如图1D 所示，借助图形化的聚酰亚胺树脂膜2a，向SiC半导体基板1中注入Al 离子5，形成杂质区域la。 Al离子的注入可以以加速能量340keV、剂量lX10 m^进行。最后，当通过氢氟酸除去聚酰亚胺树脂膜时，得到如图 1E所示的具有杂质区域la的SiC半导体基板1 。得到杂质区域la的深度 为U)iim且具有以往的Si02掩膜无法达到的深度的杂质区域。(实施例2)如图3所示，在聚酰亚胺树脂膜32和SiC半导体基板31之间形成由 Al构成的厚度为0.1iam的金属薄膜6，除此之外，与实施例l一样，制造 具有杂质区域的SiC半导体基板。由于在聚酰亚胺树脂膜和SiC半导体基 板之间形成由Al构成的金属薄膜，因此在离子注入之后，可用磷酸对聚 酰亚胺树脂膜进行湿式蚀刻，此时聚酰亚胺树脂膜以Al制的金属薄膜为 边界，可以容易地从SiC半导体基板除去，从而可以提高制造效率。在形成聚酰亚胺树脂膜之前，在SiC半导体基板上由Al构成的薄膜， 在进行聚酰亚胺树脂膜的曝光、显影、烧成之后，通过湿式蚀刻去除位于 聚酰亚胺树脂膜的空孔部的由Al构成的薄膜，所以没有妨碍离子注入。(实施例3)在聚酰亚胺树脂膜和SiC半导体基板之间形成由Si02构成的厚度为 O.lpm的薄膜，除此之外，与实施例l一样，制造具有杂质区域的SiC半 导体基板。在离子注入之后，通过氢氟酸对聚酰亚胺树脂膜进行湿式蚀刻 时，与实施例2—样，由于聚酰亚胺树脂膜以Si02薄膜为边界而容易地剥 离，从而作业效率良好。在形成聚酰亚胺树脂膜之前，在SiC半导体基板上形成由Si02构成的 薄膜，而且在进行聚酰亚胺树脂膜的曝光、显影、烧成之后，通过湿式蚀 刻去除位于聚酰亚胺树脂膜的空孔部的由Si02构成的薄膜，所以没有妨碍 离子注入。(实施例4)首先，准备lcm方形的4H—SiC半导体基板(表面的面方位是从0001 面倾斜约8度。)，接着，如图4A所示，在SiC半导体基板101上层叠由 从下按顺序为Si02膜107b (平均厚度为lpm)、 Al金属薄膜105 (平均厚度为l(im)、 Si02膜107a (平均厚度为lpm)的组合构成的掩膜层103。 其中，SiO2膜107a、 107b是通过SOG法作成，Al金属薄膜105是通过金 属蒸镀法作成。接着，如图4B所示，在SiCb膜107a上涂布抗蚀材料，使用玻璃掩 膜lll进行图形曝光，抗蚀材料固化而形成抗蚀膜109。随后，通过RIE 法并借助抗蚀膜109对己形成抗蚀膜109的SiC半导体基板101进行蚀刻， 形成已图形化的掩膜层103a (图4C)。接着，如图4D所示，借助掩膜层 103a在SiC半导体基板101上，通过离子注入法将Al离子作为杂质注入 到SiC半导体基板中。在进行离子注入时，预先将SiC半导体基板和掩膜层加热至5CKTC， 另夕卜，Al离子的注入可以以加速能量340keV、剂量lX10"cm^进行。最 后，通过用氢氟酸进行溶解，从在图4D中已进行杂质离子注入的SiC半 导体基板除去已图形化的掩膜层103a (图4E)。使得到的SiC半导体基板101在Ar中1700。C下进行30分钟的退火， 然后通过SIMS进行评价，结果在由已图形化的掩膜层103a所覆盖的区域， 没有检测出A1，判断出可以阻碍AI的加速能量340keV的注入。得到杂 质区域115的深度为l.l(im且具有以往的Si02掩膜无法达到的深度的杂 质区域。另外，通过喇曼散射进行评价，结果判断出SiC半导体基板101 的晶体结构没有损伤。(比较例1)在SiC半导体基板上层叠只由&02膜(平均厚度为lpm)构成的掩 膜层，除此之外，与实施例4一样，在SiC半导体基板中进行离子注入。 采用与实施例4 一样的评价方法对已注入杂质离子的SiC半导体基板进行 评价，结果因只由Si02膜(平均厚度为lpm)构成的掩膜层没有足够的 厚度，所以在只由Si02膜(平均厚度为lpm)构成的掩膜层所覆盖的区 域检测出Al，判断出无法充分阻碍A离子1的加速能量340keV的注入。 其中，SiC半导体基板101的晶体结构没有损伤。在SiC半导体基板上层叠只由Si()2膜(平均厚度为3pm)构成的掩 膜层，除此之外，与实施例4一样，在SiC半导体基板中进行Al离子注 入。采用与实施例4 一样的评价方法对已注入杂质离子的SiC半导体基板 进行评价，结果在由SiCb膜(平均厚度为3nm)构成的掩膜层上出现裂 缝，从该部分检测出Al，判断出在只由Si02膜(平均厚度为3pm)构成 的掩膜层中，无法充分阻碍A离子l的加速能量340keV的注入。其中， SiC半导体基板101的晶体结构没有损伤。应认为此次公开的实施方式和实施例例示所有的点并不是限定本发 明。本发明的范围包含可以在非上述说明的但为基于权利要求所示的且与 权利要求的范围均等的意义和范围内作出的所有更改。根据本发明，能够在抑制对晶体结构的毁坏的同时，在以SiC半导体 基板为代表的半导体基板的表面简便地进行区域选择性的高能量的离子 注入，使足够深度的杂质注入成为可能。另外，掩膜层即使在高温环境下 也不产生裂缝。
权利要求
1、一种半导体装置的制造方法，是通过离子注入法在半导体基板(101)的表面上形成杂质的注入区域的半导体装置的制造方法，其特征在于，包括在半导体基板(101)的表面上形成包含SiO2膜(107a、107b)和金属薄膜(105)的掩膜层(103)的工序、和进行杂质离子的注入的工序。
2、 如权利要求1所述的半导体装置的制造方法，其特征在于， 将所述半导体基板(101)加热至300°C 500°C，进行杂质离子的注入。
3、 如权利要求1所述的半导体装置的制造方法，其特征在于， 将所述半导体基板(101)加热至500°C 800°C，进行杂质离子的注入。
4、 如权利要求1所述的半导体装置的制造方法，其特征在于， 所述的掩膜层(103)是由3层以上的层构成。
5、 如权利要求l所述的半导体装置的制造方法，其特征在于， 所述SiOj莫(107a、 107b)的平均厚度和所述金属薄膜(105)的平均厚度分别为500nm 1.5pm。
6、 如权利要求1所述的半导体装置的制造方法，其特征在于， 所述掩膜层(103)具备Si02膜作为最下层膜。
7、 如权利要求1所述的半导体装置的制造方法，其特征在于， 所述掩膜层(103)具备金属薄膜作为最下层膜。
8、 如权利要求1所述的半导体装置的制造方法，其特征在于， 所述掩膜层(103)具备Si02膜作为最上层膜。
9、 如权利要求1所述的半导体装置的制造方法，其特征在于， 所述掩膜层(103)具备金属薄膜作为最上层膜。
10、 如权利要求1所述的半导体装置的制造方法，其特征在于， 所述Si02膜(107a、 107b)是由SOG法形成。
全文摘要
本发明提供一种半导体装置的制造方法，是通过离子注入法在半导体基板(101)的表面上形成杂质的注入区域的半导体装置的制造方法，其特征在于，包括在半导体基板(101)的表面上形成包含SiO<sub>2</sub>膜(107a、107b)和金属薄膜(105)的掩膜层(103)的工序、和进行杂质离子的注入的工序。
文档编号H01L21/265GK101241848SQ200810080739
公开日2008年8月13日 申请日期2004年4月20日 优先权日2003年4月25日
发明者原田真, 藤川一洋 申请人:住友电气工业株式会社