专利名称：堆栈式芯片封装结构的制作方法
技术领域：
本发明是有关于一种堆栈式芯片封装结构，且特别是有关于可避免接线集中于单一基板的堆栈式芯片封装结构。
背景技术：
在半导体生产过程中，集成电路封装(IC package)是制造过程中的重要步骤之一，用以保护IC芯片与提供外部电性连接，以防止在输送及取置过程中外力或环境因素的破坏。此外，集成电路组件也需与电阻、电容等被动组件组合成为一个系统，才能发挥既定的功能，而电子封装(Electronic Packaging)用以建立集成电路组件的保护与组织架构。 一般而言，在集成电路芯片制造过程之后始进行电子封装，包括IC芯片的黏结固定、电路联机、结构密封与电路板的接合、系统组合、直至产品完成之间的所有制造过程。电子封装的目的为完成IC芯片与其它必要的电路零件的组合，以传递电能与电路信号、提供散热途径、承载与结构保护等功能。
在现今电子装置中，单一电子装置中常需设置多个芯片来同时执行多种功能，以满足现代人对于电子装置的需求。然而，若多个芯片分别形成于不同的封装结构，则会增加封装结构的所占空间。因此，堆栈半导体芯片以增加封装密度的半导体机构，已经被普遍使用。传统的堆栈式芯片封装结构具有由多个芯片所堆栈而成的堆栈结构。此时，这些芯片堆栈于一基板上，而所有芯片的输入/输出(I/O)通过金线来连接至基板的多个焊垫(Bond Pad)上，并通过此基板来进行芯片之间的电性连接。
然而，由于现有的堆栈式芯片封装结构的所有输入/输出(1/0)连接于单一基板上，因而增加基板上的焊垫的数量，进而需增加基板的面积，而增加封装结构的所占空间；或者，焊垫之间的间距需縮小，因而增加金线连接于焊垫的困难，而增加制造过程难度。
发明内容
本发明提供了一种堆栈式芯片封装结构，使第一芯片和第二芯片接线至第二基板，以减小第一基板的设置面积，进而可微小化封装结构的体积。
本发明提供一种堆栈式芯片封装结构，以避免接线集中焊接于单一基板，而不易焊线的情形，因而可确保制造过程合格率。
根据本发明的实施例，本发明的堆栈式芯片封装结构至少包含有第一基板、第一芯片、第二芯片、至少一第二基板、至少一第一接线、至少一第二接线及封胶体。第一芯片设置于第一基板上，第二芯片设置于第一芯片上，第二基板设置于第一芯片上，且电性连接于第一芯片与第一基板，第一接线连接于第二芯片与第二基板之间，第二接线连接于第一基板与第二基板之间，封胶体形成于第一基板上，并包覆第一芯片、第二芯片、第二基板、第一接线及第二接线。
又，根据本发明的实施例，本发明的堆栈式芯片封装结构的制造方法至少
包含..提供第一基板；设置第一芯片于第一基板上；设置第二芯片和第二基板于第一芯片上，其中第二基板电性连接于第一芯片与第一基板；连接至少一第一接线于第二芯片与第二基板之间；连接至少一第二接线于第一基板与第二基板之间；以及形成一封胶体于第一基板上，以包覆第一芯片、第二芯片、第二基板、第一接线及第二接线。
因此，本发明的堆栈式芯片封装结构可避免现有接线集中焊接于单一基板的情形，因而可微小化封装结构的体积，并确保制造过程合格率。
图1A为依照本发明的第一实施例的堆栈式芯片封装结构的剖面示意图；图1B为依照本发明的第一实施例的堆栈式芯片封装结构的俯视示意图；图2A为依照本发明的第二实施例的堆栈式芯片封装结构的剖面示意图；图2B为依照本发明的第二实施例的堆栈式芯片封装结构的俯视示意图；图3A为依照本发明的第三实施例的堆栈式芯片封装结构的剖面示意图；图3B为依照本发明的第三实施例的堆栈式芯片封装结构的俯视示意图。其中，
100、 100b、 100c:堆栈式芯片封装结构
5110:第一基板
120、 120b、 120c:第二基
121:接垫
130:第一芯片
140:第二芯片
160:第二接线
111:接垫
122:开槽131:导电凸块150:第一接线170:封胶体
具体实施例方式
请参照图1A和图1B，图IA为依照本发明的第一实施例的堆栈式芯片封装结构的剖面示意图，图IB为依照本发明的第一实施例的堆栈式芯片封装结构的俯视示意图。本实施例的堆栈式芯片封装结构100包含有第一基板110、第二基板120、第一芯片130、第二芯片140、第一接线150、第二接线160及封胶体170。第一芯片130设置于第一基板110上，第二芯片140设置于第一芯片130上，第二基板120设置于第一芯片130上，且电性连接于第一芯片130及第一基板120，其中第二基板120位于第二芯片140的至少一侧，第一接线150连接于第二芯片140与第二基板120之间，第二接线160连接于第一基板110与第二基板120之间，封胶体170用以包覆第一芯片130、第二芯片140、第二基板120、第一接线150及第二接线160。其中，堆栈式芯片封装结构100于第一基板110的背面或正面设有输出/输入(Output/I叩ut)，用以与其它电子组件电性连接(未绘示)，举例来说，堆栈式芯片封装结构IOO的第一基板110可为一基板(Substrate)或导线架(Leadframe)，其背面设有多个锡球(Solder Ball)或钉脚(Leader)为输出/输入，以电性连接至一于载板上，例如印刷电路板(Printed circuit board; PCB)、软性印刷电路板(FlexiblePrinted Circuits; FPC)或主机板。另外，此堆栈式芯片封装结构100亦可于第一基板110的正面或背面设金手指(Gold Finger)为输出/输入，以插接的方式电性连接至电子设备的插槽中。
如图1A和图1B所示，本实施例的第一基板110例如由介电质材料所制成，例如BT(Bismaleimide Triazine)热固性树脂材料、环氧树脂、陶瓷或有机玻璃纤维，并设有至少一接垫lll(Bonding Pad)和电路(未绘示)，其中接垫Hl用以供第二接线160来进行连接。在一些实施例中，第一基板110可还设有被动组件(未绘示)，例如为电容、电感或电阻，此被动组件可设置于第一基板110上；或者，埋设于第一基板110中，而形成整合型被动组件基板。
如图1A和图1B所示，本实施例的第一芯片130接合于第一基板110上，
在本实施例中，第一芯片130可利用表面黏着(SMT)方式来设置于第一基板110上。在设置第一芯片130于第一基板110上之前，第一芯片130可预先形成至少一导电凸块131(例如为锡球)于第一芯片130的正面(亦即第一芯片130的主动表面)上，藉以使第二基板120可通过导电凸块131来电性连接于第一芯片130的正面上，其中导电凸块131的材料可为锡、铝、镍、银、铜、铟或其上述合金。
如图1A和图1B所示，本实施例的第二基板120例如由介电质材料所制成，例如BT热固性树脂材料、环氧树脂、陶瓷或有机玻璃纤维，并设有接垫121。接垫121设置于第二基板120的相对上、下表面上，借以分别电性连接于第一芯片130和第二芯片140，并可供第二接线160来进行连接。在本实施例中，第二基板120设有一开槽122，并暴露出第一芯片130的一部分表面，其中开槽122的槽口面积大于第二芯片140的面积。此时，第二芯片140可设置于第二基板120的开槽122中，并接合于第一芯片130的部分表面上，例如利用表面黏着方式，因而设置第二基板120于第二芯片140的周围。
如图1A和图1B所示，本实施例的第一接线150和第二接线160例如为金线、银线、铜线或铝线，第一接线150分别连接于第二芯片140和第二基板120的接垫121，因而电性连接第二芯片140和第二基板120。第二接线160分别连接于第一基板110与第二基板120的接垫121，以形成电性连接第一基板110与第二基板120。封胶体170的材料例如为环氧树脂、P薩A、聚碳酸酯(Polycarbonate)或硅胶，其形成于第一基板110上，用以包覆并密封第一芯片130、第二芯片140、第二基板120、第一接线150及第二接线160，因而可形成本实施例的堆栈式芯片封装结构100。
当制造本实施例的堆栈式芯片封装结构100时，首先，提供第一芯片130，接着，设置第一芯片130于第一基板110上，接着，设置第二芯片140和第二基板120于第一芯片110上，接着，进行打线步骤，借以连接第一接线150于第二芯片140与第二基板120之间，以及连接第二接线160于第一基板110与第二基板120之间，然后，形成封胶体170，以密封第一芯片130、第二芯片140、第二基板120、第一接线150及第二接线160，因而形成堆栈式芯片封装结构100。
值得注意的是，当设置第二芯片140和第二基板120时，可先接合第二基板120于第一芯片130的导电凸块131上，再接合第二芯片140于第一芯片130所暴露出的部分表面上；或者，也可先接合第二芯片140于第一芯片130上，再接合第二基板120于第一芯片130的导电凸块131上，且位于第二芯片140的周围。
由于本实施例的第一芯片130和第二芯片140可分别利用导电凸块(Bump)及焊线连接于第二基板120，且第二基板120电性连接于第一基板110，利用第二基板120的内部电路(Inter Connecting)的设计，使第一、二芯片可通过第二基板与第一基板电性连接，因而第一基板110无需设有过多的接垫111，可避免现有的堆栈式芯片封装结构接线集中焊接于第一基板110的情形，而可解决第一基板110的设置面积过大或接垫111设置过于密集的问题。因此，本实施例的堆栈式芯片封装结构100及其制造方法可微小化封装结构的体积，并可确保制造过程的合格率。
请参照图2A和图2B，图2A为依照本发明的第二实施例的堆桟式芯片封装结构的剖面示意图，图2B为依照本发明的第二实施例的堆栈式芯片封装结构的俯视示意图。相较于第一实施例，第二实施例的堆栈式芯片封装结构100b的第二基板120b可未设有开槽122，第二基板120b与第二芯片140均连接于第一芯片130上，且第二基板120b位于第二芯片140的一侧，并与第一芯片130上的导电凸块131电性连接，通过第-一接线150电性连接于第二芯片140和第二基板120b的接垫121之间，且通过第二接线160来电性连接第一基板110和第二基板120b，因而第一芯片130和第二芯片140可电性连接于第二基板120b，进而电性连接于第一基板110，以微小化封装结构的体积和确保制造过程合格率。
请参照图3A和图3B，图3A为依照本发明的第三实施例的堆栈式芯片封装结构的剖面示意图，图3B为依照本发明的第三实施例的堆栈式芯片封装结构的俯视示意图。相较于第二实施例，第三实施例的堆栈式芯片封装结构100c设有二第二基板120c， 二第二基板120c与第二芯片140均连接于第一芯片130上，且二第二基板120c其分别位于第二芯片140的两侧，并与第一芯片130上的导电凸块131电性连接，通过第一接线150电性连接于第二芯片140和第二基板120c的接垫121之间，且通过第二接线160来电性连接第一基板110和第二基板120c，因而第一芯片130和第二芯片140可电性连接于第二基板120c，进而电性连接于第一基板110，以微小化封装结构的体积和确保制造过程合格率。
由上述本发明的实施例可知，本发明的堆栈式芯片封装结构可避免现有接线集中焊接于单一基板的情形，而可解决基板面积过大或接垫设置过于密集的问题，因而可微小化封装结构的体积，并确保制造过程合格率。
虽然本发明以最佳实施例公开如上，但其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改，因此本发明的保护范围以权利要求书所界定者为准。
9
权利要求
1.一种堆栈式芯片封装结构，其特征在于，至少包含一第一基板；一第一芯片，设置于该第一基板上；一第二芯片，设置于该第一芯片上；至少一第二基板，设置于该第一芯片上，且电性连接于该第一芯片及该第一基板；至少一第一接线，连接于该第二芯片与该第二基板之间；至少一第二接线，连接于该第一基板与该第二基板之间；以及一封胶体，形成于该第一基板上，并包覆该第一芯片、该第二芯片、该第二基板、该第一接线及该第二接线。
2. 如权利要求1所述的堆桟式芯片封装结构，其特征在于，该第二基板设有一开槽，该第二芯片设置于该开槽中，并接合于该第一芯片上。
3. 如权利要求1所述的堆栈式芯片封装结构，其特征在于，该第二基板位于该第二芯片的一侧。
4. 如权利要求1所述的堆栈式芯片封装结构，其特征在于，该堆栈式芯片封装结构设有二第二基板，其分别位于该第二芯片的两侧。
5. 如权利要求1所述的堆栈式芯片封装结构，其特征在于，该第一基板设有至少一被动组件。
6. 如权利要求1所述的堆栈式芯片封装结构，其特征在于，该第一芯片设有至少一导电凸块，用以电性连接于该第二基板。
7. —种堆栈式芯片封装结构的制造方法，其特征在于，至少包含提供一第一基板；设置一第一芯片于该第一基板上；设置一第二芯片和至少一第二基板于该第一芯片上，其中该第二基板电性连接于该第一芯片及该第一基板；连接至少一第一接线于该第二芯片与该第二基板之间；连接至少一第二接线于该第一基板与该第二基板之间；以及形成一封胶体于该第一基板上，以包覆该第一芯片、该第二芯片、该第二基板、该第一接线及该第二接线。
8. 如权利要求7所述的堆栈式芯片封装结构的制造方法，其特征在于，该设置至少一第二基板的步骤至少包含设置一第二基板于该第二芯片的一侧。
9. 如权利要求7所述的堆栈式芯片封装结构的制造方法，其特征在于，该设置至少一第二基板的步骤至少包含设置二第二基板于该第二芯片的两侧。
10. 如权利要求7所述的堆栈式芯片封装结构的制造方法，其特征在于，至少还包含形成至少一导电凸块于该第一芯片上，用以电性连接于该第二基板。
全文摘要
本发明公开了一种堆栈式芯片封装结构。此堆栈式芯片封装结构至少包含有第一基板、第一芯片、第二芯片、至少一第二基板及封胶体。第一芯片设置于第一基板上，第二芯片设置于第一芯片上，第二基板设置于第一芯片上，且电性连接于第一芯片及第一基板，封胶体形成于第一基板上，并包覆第一芯片、第二芯片、第二基板。本发明的堆栈式芯片封装结构可避免现有接线集中焊接于单一基板的情形，而可解决基板面积过大或接垫设置过于密集的问题，因而可微小化封装结构的体积，并确保制造过程合格率。
文档编号H01L25/065GK101540312SQ20081008278
公开日2009年9月23日 申请日期2008年3月19日 优先权日2008年3月19日
发明者宋明芳, 杨家铭, 林大发, 林淑惠, 董悦明 申请人:华泰电子股份有限公司