专利名称：整合于显示面板的栅极驱动电路及其制作方法
技术领域：
本发明涉及一种整合于显示面板的栅极驱动电路及其制作方法，尤其涉 及一种无需利用透明导电层桥接第一层金属图案与第二层金属图案的栅极 驱动电路及其制作方法。
背景技术：
显示面板目前被广泛的应用在生活中，例如薄膜晶体管液晶显示器 (TFT-LCD)、有机发光二级管显示器(OLED)、低温多晶硅(LTPS)显示器以及 等离子体显示器(PDP)等。请参考图1。图1绘示公知的薄膜晶体管液晶 显示面板的示意图。如图1所示，薄膜晶体管显示面板IO包含有多个呈阵 列状排列的像素12，像素12是通过多条数据线D1、 D2、 ...、 Dn与多条栅 极线G1、 G2、 ...、 Gn控制，其中数据线电连接至数据驱动电路14并接受 其驱动，而栅极线电连接至栅极驱动电路16并接受其驱动。另外，薄膜晶 体管显示面板10也与印刷电路板18电连接，而印刷电路板18上的电路可 将影像信号转换为电压信号并将电压信号通过控制总线(bus)20传送至数据 驱动电路14与栅极驱动电路16。
近年来，将栅极驱动电路结构直接制作于显示面板上的作法已逐渐取代 传统利用外部栅极驱动晶片驱动像素的作法，从而减少元件数目并降低制造 成本。请参考图2。图2绘示整合于显示面板的栅极驱动电路(gate driver-on-array，GOA)的电路图。如图2所示，栅极驱动电路的作用在于产生 固定时序的脉冲，此脉冲会传送至薄膜晶体管显示面板10，以控制像素中薄 膜晶体管的开启。栅极驱动电路主要包含多条信号线(例如Ll、 L2、 L3与 L4)、多个薄膜晶体管(例如T1、 T2、 T3与T4)、电容(例如Cl)，以及导线(例 如Wl)。信号线Ll用以传输一电压信号Vss、信号线L2用于传输一起始脉 冲(start pulse)信号Vst、信号线L3用以传输一时钟(clock)信号Vck，而信号 线L4用以传输一反向时钟(complementary clock)信号Vxck。导线Wl的作用在于将信号线例如信号线L4的信号传递至内部元件，例如薄膜晶体管T2。 请再参考图3。图3为公知栅极驱动电路的示意图，其绘示沿图2的剖面线 A-A'、剖面线B-B'与剖面线C-C'的剖面示意图。如图3所示，公知整合于 显示面板的栅极驱动电路主要由第一层金属图案22、栅极绝缘层24、半导 体层26与重掺杂半导体28、第二层金属层30、保护层32以及透明导电层(像 素电极)34等六层薄膜堆叠而成。在栅极驱动电路结构中，部分第一层金属 图案22必须与第二层金属图案30电性连接，以发挥所需的电路功能。举例 来说，由第二层金属图案30定义的信号线L4必须连接至由第一层金属图案 22定义的导线Wl ，信号Vck可通过导线Wl传送至薄膜晶体管T2的漏极。 另外，薄膜晶体管T1的栅极(第一层金属图案22)必须与其漏极(第二层金属 图案30)电性连接。
如图3所示，在公知栅极驱动电路结构中，第一层金属图案22与第二 层金属图案30的电性连接方式于对应位置的保护层32中以及保护层32下 方的栅极绝缘层24中形成接触洞32A，并通过透明导电层34填入接触洞32A 以桥接方式连接第一层金属图案22与第二层金属图案30。然而，利用透明 导电层34桥接第一层金属图案22与第二层金属图案30的作法会产生下列 缺点。首先，接触洞部分容易于后续产生腐蚀问题(through hole corrosion), 且桥接处容易产生耦合电容。再者，公知作法常将透明导电层桥接结构藏于 框胶之下，但如此作法容易造成透明导电层产生金属成分析出现象，造成第 一层金属图案与第二层金属图案接触不良，而使得输出波形异常。此外，使 用透明导电层连接第一层金属图案与第二层金属图案的作法，也会增加栅极 驱动电路的布局面积。
发明内容
本发明的目的之一在于提供一种整合于显示面板(例如薄膜晶体管液晶 显示器、有机发光二级管显示器、低温多晶硅显示器以及等离子体显示器等) 的栅极驱动电路及其制作方法，以縮减栅极驱动电路的布局面积、增加其电 性可靠度，并简化其工艺。
为达上述目的，本发明的一优选实施例提供一种整合于显示面板的栅极 驱动电路，包括一基板以及一栅极驱动电路结构。基板包括一周边区。栅极驱动电路结构设置于该基板的该周边区，其包括第一层金属图案、第二层金 属图案、 一绝缘层，以及一半导体层。第一层金属图案包括多个连接节点。 绝缘层设置该第一层金属图案与该第二层金属图案之间，且该绝缘层具有多 个接触洞暴露出这些连接节点。第二层金属图案填入这些接触洞并直接搭接 于该第一层金属图案的这些连接节点上，从而完成该栅极驱动电路结构所需 的电性连接。
为达上述目的，本发明的另一实施例提供一种制作整合于显示面板的栅 极驱动电路的方法，上述方法包括下列步骤。首先提供一基板，并于该基板 上定义出一周边区。接着于该基板的该周边区形成一第一层金属图案，其中 该第一层金属图案包括多个连接节点。随后于该基板与该第一层金属图案上 形成一绝缘层和一半导体层，并于该绝缘层上形成多个接触洞，分别对应该 连接节点以暴露出该第一层金属图案的这些连接节点，并一并形成晶体管元 件的通道图案。接着于该绝缘层上形成一第二层金属图案，并使该第二层金 属图案填入这些接触洞。
本发明的栅极驱动电路结构利用第二层金属图案直接搭接第一层金属 图案的方式制作，不需于保护层形成接触洞利用透明导电层进行连接，故可 縮减栅极驱动电路的布局面积、提高其电路可靠度，并减少工艺步骤，且本 发明并不限于液晶显示器，也可广泛应用在其他类型的显示器上。
图1绘示公知的薄膜晶体管液晶显示面板的示意图。
图2绘示了整合于显示面板的栅极驱动电路的电路图。 图3为公知栅极驱动电路结构的示意图。
图4为本发明整合于显示面板的栅极驱动电路的优选实施例的示意图。 图5至图9为本发明制作整合于显示面板的栅极驱动电路的优选实施例 的方法示意图。
图10与图11为本发明制作整合于显示面板的栅极驱动电路结构的另一 优选实施例的方法示意图。
其中，附图标记说明如下 10薄膜晶体管显示面板 12 像素14数据驱动电路16栅极驱动电路
18印刷电路板20总线
22第一层金属图案24栅极绝缘层
26半导体层28重掺杂半导体
30第二层金属层32保护层
32A接触洞34透明导电层
50栅极驱动电路结构52基板
54周边区54A信号线连接区
54B薄膜晶体管区54C电容区
56栅极驱动电路结构58第一层金属图案
58A连接节点60绝缘层
60A接触洞62半导体层
64重掺杂半导体层66第二层金属图案
68保护层70基板
72周边区72A信号线连接区
72B薄膜晶体管区72C电容区
74第一层金属图案74A连接节点
76绝缘层76A接触洞
78半导体层80重掺杂半导体层
81光致抗蚀剂层81A开口
82第二层金属图案84保护层
具体实施例方式
下文将列举本发明的数个优选实施例，并配合所附附图、元件符号等， 详细说明本发明的构成内容及所欲达成的功效。
请参考图4，并一并参考图2的栅极驱动电路的电路图。图4为本发明 整合于显示面板的栅极驱动电路的优选实施例的示意图，其绘示本发明的栅 极驱动电路沿图2的剖面线A-A'、剖面线B-B'与剖面线C-C'的剖面示意图。 如图4所示，整合于显示面板的栅极驱动电路(gate driver-on-array， GOA)50 包括基板52以及栅极驱动电路结构56。基板52为液晶显示面板的阵列基板，其包括周边区54与像素区(图未示)，而栅极驱动电路结构56设置于基板52 的周边区54内。周边区54包含有信号线连接区54A、薄膜晶体管区54B与 电容区54C。本发明的栅极驱动电路结构56由下而上依序包括第一层金属 图案58、绝缘层60、半导体62、重掺杂半导体层64、第二属金属图案66 与保护层68等薄膜，且上述薄膜组成栅极驱动电路结构56的各元件。例如 于信号线连接区54A内，第一层金属图案58作为导线W1，而第二层金属图 案66则作为信号线L1、 L2、 L3、 L4;于薄膜晶体管区54B内，第一层金属 图案58作为薄膜晶体管T1、 T2、 T3、 T4的栅极、绝缘层60作为栅极绝缘 层、半导体层62作为其通道、重掺杂半导体层64作为欧姆接触层，以及第 二层金属图案66作为其源极以及漏极；于电容区54C内，第一层金属图案 58构成其下电极、绝缘层60作为其电容介电层、第二层金属图案66构成其 上电极。
第一层金属图案58包括多个连接节点(connection node)58A，其作用在 于与第二层金属图案66电性连接。绝缘层60设置第一层金属图案58与第 二层金属图案66之间，且绝缘层60具有多个接触洞60A暴露出第一层金属 图案58的连接节点58A。第二层金属图案66位于绝缘层60上，并填入绝 缘层60的接触洞60A之内，由此第二层金属图案66可直接搭接于第一层金 属图案58的连接节点58A上，完成栅极驱动电路结构所需的电性连接。保 护层68则覆盖于第二层金属图案66与绝缘层60上，使第二层金属图案60 不致暴露在外。
第一层金属图案58的连接节点58A可位于整合于显示面板的栅极驱动 电路50的第一层金属图案58的任何需要与第二层金属图案66电性连接的 位置。举例来说，第一层金属图案58的连接节点58A可为导线(例加图2的 导线Wl)的一端点，而搭接于连接节点58A上的第二层金属图案66可为信 号线(例如信号线L4)，换言之信号线L4直接搭接于导线Wl上达成电性连 接，而非通过另外的导电结构与导线W1电性连接。此外，连接节点58A也 可为薄膜晶体管(例如图2的薄膜晶体管Tl)的栅极，而搭接于连接节点58A 的第二层金属图案66可为薄膜晶体管Tl的源极或漏极，因此薄膜晶体管 Tl的栅极直接搭接于其源极或漏极上达成电性连接，而未通过其它导电结构 电性连接。本发明的应用并不以上述位置以及显示器形式为限，除了上述位置以及显示器形式外，整合于显示面板的栅极驱动电路结构50的第一层金 属图案58的任何需要与第二层金属图案66电性连接的位置，均可利用第二 层金属图案66直接搭接第一层金属图案58的连接节点58A的方式达成。
不同于图3所示的公知栅极驱动电路结构利用透明导电层34连接第一 层金属图案22与第二层金属图案30的方式，本发明的栅极驱动电路结构(如 图4所示)利用将第二层金属图案66直接搭接于第一层金属图案58的方式将 两者电性连接，因此不需于保护层68中形成接触洞，如此一来保护层68可 使第二层金属图案66不会暴露在外，避免接触洞部分容易于后续产生腐蚀 问题，更可有效縮减栅极驱动电路的布局面积。
请再参考图5至图9，并一并参考图2。图5至图9绘示了本发明制作 整合于显示面板的栅极驱动电路结构的优选实施例的方法示意图，其中本实 施例是以液晶显示面板为例说明本发明的方法，但本发明的方法并不限于应 用于液晶显示面板，而可应用于各类型显示面板。如图5所示，首先提供基 板70。基板70为液晶显示面板的阵列基板，且基板70上定义有周边区72， 用以形成周边电路，且周边区72包含有信号线连接区72A、薄膜晶体管区 72B与电容区72C。本实施例的附图仅绘示出信号线连接区72A、薄膜晶体 管区72B与电容区72C以便于突显本发明的特征，但本发明的方法的应用并 不以此为限。接着于基板70的周边区72内形成金属层(图未示)，并利用光 刻和蚀刻技术去除部分金属层以形成第一层金属图案74，其中第一层金属图 案74分别于信号线连接区72A定义出导线、于薄膜晶体管区72B定义出薄 膜晶体管的栅极，以及于电容区72C定义出电容之下电极等结构，且第一层 金属图案74包括有多个连接节点74A,作为后续与第二层金属图案(图未示) 之用。如前所述，图5中绘示的接点74A的位置仅为举例说明，熟悉本发明 所属技术领域的普通技术人员当可依照实际需求，在第一层金属图案74上 选择适当的接点位置。
如图6所示，接着于基板70与第一层金属图案74上形成绝缘层76，并 利用光刻和蚀刻技术去除部分绝缘层76，形成多个对应于连接节点74A的 接触洞76A，以暴露出连接节点74A。绝缘层76于信号线连接区72A发挥 绝缘作用以避免短路、于薄膜晶体管区72B作为栅极绝缘层之用，而于电容 区72C作为电容介电层之用。如图7所示，随后薄膜晶体管区72B的绝缘层76上依序形成半导体层78与重掺杂半导体层80，其中半导体层78作为通 道，而重掺杂半导体层80作为欧姆接触层。
如图8所示，之后于绝缘层76与重掺杂半导体层80上形成另一金属层 (图未示)，并利用光刻和蚀刻技术去除部分金属层，以形成第二层金属图案 82，最后以第二层金属图案82做硬掩模(hardmask)，以形成作为欧姆接触层 的重掺杂半导体层80的图案。第二层金属图案82分别于信号线连接区72A 定义出信号线、于薄膜晶体管区72B定义出薄膜晶体管的源极及漏极，以及 于电容区72C定义出电容之上电极等结构，且在需要与第一层金属图案74 电性连接的位置，例如信号线或薄膜晶体管的源极或漏极，第二层金属图案 82填入绝缘层76的接触洞76A内而直接搭接于第一层金属图案74的连接 节点74A上；值得注意的是，因为第一层金属图案74是利用接触洞76A直 接与第二金属图案82电性连接，不需要额外利用其他的导电层来桥接，所 以可以縮减栅极驱动电路的布局面积。
如图9所示，最后于第二层金属图案82上形成保护层84，并使保护层 84覆盖于第二层金属图案82以确保第二层金属图案82不致暴露在外，即形 成本发明的整合于显示面板的栅极驱动电路结构。
在前述实施例中，虽然绝缘层与半导体层分别利用两道不同掩模于不同 步骤中加以定义，然而本发明的方法并不以此为限。请参考图lO与图ll， 并一并参考图5与图8至图9。图10与图11绘示了本发明制作整合于显示 面板的栅极驱动电路结构的另一优选实施例的方法示意图，其中本实施例与 前述实施例的差异为制作绝缘层、半导体层、重掺杂半导体层的步骤方法， 而为便于比较本实施例与前述实施例使用相同标号标注相同元件。如图10 所示，根据本实施例的方法，在基板70上形成第一层金属图案74后，于基 板70与第一层金属图案74上连续沉积出绝缘层76、半导体层78与重掺杂 半导体层80，接着再于重掺杂半导体层80上形成于不同区域具有不同厚度 的光致抗蚀剂层81。光致抗蚀剂层81的制作可利用灰阶掩模(half-tonemask) 进行曝光的方式达成，其中灰阶掩模具有不透光区、透光区与半透光区，其 中掩模的不透光区对应到光致抗蚀剂层81较厚的第一厚度Tl的区域、掩模 的透光区对应到光致抗蚀剂层81的开口 81A的区域，而掩模的半透光区则 对应到光致抗蚀剂层81较薄的第二厚度T2的区域，由此于曝光后即可于光致抗蚀剂层81形成较厚的第一厚度T1、较薄的第二厚度T2以及开口 81A。 如图11所示，接着进行通过光致抗蚀剂层81的不同厚度进行蚀刻，以分别 于绝缘层76中对应连接节点74A的位置形成接触洞76A，并于薄膜晶体管 区72B的绝缘层76上保留部分半导体层78作为通道，以及保留部分重掺杂 半导体层80作为欧姆接触层。由上述可知，本实施例的方法仅使用一道掩 模定义绝缘层76的接触洞76A以及半导体层78的图案，因此可节省一道掩 模，而后续工艺则与前述实施例相似，故可接续图8与图9的作法，在此不 再赘述。
本发明的栅极驱动电路结构利用第二层金属图案直接搭接第一层金属 图案的方式制作，不需于保护层形成接触洞并利用透明导电层或是额外的导 电层进行桥接，因此可减少工艺步骤，且第二层金属图案为保护层所覆盖保 护而未外露，因此可避免栅极驱动电路结构外露而受损，故可提高栅极驱动 电路的可靠度。另外，本发明的栅极驱动电路结构相较于公知利用透明导电 层桥接方式，可减少栅极驱动电路的布局面积，进而精简面板外侧布局(slim border)。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何具有 本发明所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，当 可作各种变动与润饰，并可参考其他不同的实施例，因此本发明的保护范围 应当视后附的权利要求书所限定的范围为准。
权利要求
1.一种整合于显示面板的栅极驱动电路，包括一基板，包括一周边区；以及一栅极驱动电路结构，设置于该基板的该周边区，该栅极驱动电路结构包括第一层金属图案、第二层金属图案以及一绝缘层，该绝缘层设置于该第一层金属图案与该第二层金属图案之间，其中该第一层金属图案包括多个连接节点，该绝缘层具有多个接触洞，所述接触洞暴露出所述连接节点，且该第二层金属图案填入所述接触洞并直接搭接于该第一层金属图案的所述连接节点上。
2. 如权利要求l所述的栅极驱动电路结构，还包括一保护层，覆盖于该 第二层金属图案上。
3. 如权利要求1所述的栅极驱动电路结构，其中该第一层金属图案的各 该连接节点为一导线的一端点，且搭接于各该连接节点的该第二层金属图案为一信号线。
4. 如权利要求l所述的栅极驱动电路结构，还包括一薄膜晶体管，该薄 膜晶体管包括一栅极、 一源极及一漏极，且该第一层金属图案的各该连接节 点为该栅极，且搭接于各该连接节点的该第二层金属图案为该源极或该漏 极。
5. 如权利要求1所述的栅极驱动电路结构，其中该薄膜晶体管还包括一 半导体层与一重惨杂半导体层，位于该薄膜晶体管的该绝缘层与该源极及该 漏极之间。
6. —种制作整合于显示面板的栅极驱动电路的方法，包括 提供一基板，并于该基板上定义出一周边区；于该基板的该周边区形成第一层金属图案，其中该第一层金属图案包括 多个连接节点；于该基板与该第一层金属图案上形成一绝缘层，并于该绝缘层上形成多 个接触洞，分别对应该连接节点以暴露出所述连接节点；以及于该绝缘层上形成第二层金属图案，并使该第二层金属图案填入所述接 触洞。
7. 如权利要求6所述的方法，还包括于该第二层金属图案上形成一保护层。
8. 如权利要求6所述的方法，其中该第一层金属图案的各该连接节点为 一导线的一端点，且搭接于各该连接节点的该第二层金属图案为一信号线。
9. 如权利要求6所述的方法，还包括一薄膜晶体管，该薄膜晶体管包括 一栅极、 一源极及一漏极，且该第一层金属图案的各该连接节点为该栅极， 且搭接于各该连接节点的该第二层金属图案为该源极或该漏极。
10. 如权利要求6所述的方法，还包括于该薄膜晶体管的该绝缘层与该 源极及该漏极之间形成一半导体层与一重掺杂半导体层。
11. 如权利要求IO所述的方法，其中该绝缘层与该半导体层通过一具有 不同厚度的光致抗蚀剂层加以定义。
全文摘要
本发明提供一种整合于显示面板的栅极驱动电路及其制造方法，包括基板与栅极驱动电路结构设于其上。栅极驱动电路结构设置于基板的周边区，其包括第一层金属图案、第二属金属图案，以及绝缘层设于其间。第一层金属图案包括多个连接节点。绝缘层具有多个接触洞暴露出第一层金属图案的连接节点。第二层金属图案填入接触洞并直接搭接于第一层金属图案的连接节点上，从而完成栅极驱动电路结构所需的电性连接。
文档编号H01L21/70GK101241911SQ20081008733
公开日2008年8月13日 申请日期2008年3月21日 优先权日2008年3月21日
发明者石明昌, 蔡东璋 申请人:友达光电股份有限公司