专利名称：电子元件封装体及其制作方法
技术领域：
本发明有关于一种电子元件封装体(electronics package),特别是有关于 一种利用晶片级封装(wafer scale package; WSP)工艺制作的电子元件封装体 及其制作方法。
背景技术：
光感测集成电路在获取影像的光感测元件中扮演着重要的角色，这些集 成电路元件均已广泛地应用于例如是数码相机(digital camera; DC)、数字摄录 像机(digital recorder)和手机(cell phone)等的消费电子元件和携带型电子元件 中。
图1显示一种已知的影像感测元件(imagesensor)封装体1的剖面图。在 图1中，显示有基底2,其上方形成有感光元件4及接合垫6,以及盖板8 设置于上述基底2的上方。又如图l所示，承载板9贴合至基底2，以及坪 球12设置于此承载板9的背面上，且通过导电层10电性连接接合垫6。上 述感光元件4可通过其正面感应穿过盖4反8的光，以产生信号，且通过导电 层10将此信号传递至焊球12及外部电路。
发明内容
本发明的实施例提供一种电子元件封装体。上述电子元件封装体，包含 半导体芯片，具有第一基底、与此第一基底间隔一既定距离的支撑块，以及 接合垫，该接合垫具有一表面，其横跨于第一基底与支撑块上。在另一实施 例中，上述第一基底，具有第一表面及相对的第二表面，其中此第二表面作 为受光面，而第一表面作为背光面，且包含感光元件区。上述电子元件封装 体，可还包含第二基底，接合至第一基底的背光面；第一封装层，覆盖上 述第一基底的受光面；第二封装层，覆盖上述第二基底；导线层，形成于上 述第二封装层上，且延伸至接合垫及支撑块的侧面上，以电性连接接合垫； 以及导电凸块，设置于上述第二封装层上，且电性连接上述导线层。在上述电子元件封装体中，由于，在支撑块与第一基底之间有绝缘层， 由此以隔离支撑块与第一基底，并且上述接合垫会横跨于此绝缘层上。因此， 形成于支撑块侧面上的导线层并不会影响感光元件。再者，由于，上述电子 元件具有支撑块，其可增加导线层与接合垫间的结构强度(T接触的结构强 度)。由此，可增强上述电子元件封装体整体的结构强度。
本发明另 一 实施例提供一种电子元件封装体的制作方法。上述电子元件
封装体的制作方法，包含提供晶片，其具有包含多个管芯区的基底，以承 载或形成多颗半导体芯片，且多个接合垫形成于此基底上，以及对此基底进 行晶片级封装工艺，包含图案化此基底，以在每个管芯区隔离出支撑块， 使此支撑块与基底间隔一既定距离，并暴露接合垫。上述制作方法还包含通 过上述图案化步骤，形成图案开口于基底之中，以暴露接合垫。
在上述制作方法中，半导体芯片包含光电元件，且晶片级封装工艺，还 包含以此基底为第一基底，其具有第一表面及相对的第二表面，其中第一 表面作为背光面，而第二表面作为出光面或受光面；设置第一封装层，以覆 盖上述第一基底的出光面或受光面；接合此第一基底的背光面至第二基底； 以及，沿着两管芯区间的预定切割道的位置，分离此第二基底，以形成多个 对应管芯区的承载板。
在上述制作方法中，晶片级封装工艺，还包含形成绝缘层，以至少包 覆上述承载板的侧面；设置第二封装层，以覆盖此第二基底及绝缘层；在两 管芯区间的预定切割道的位置，形成通道凹口，并暴露第一封装层的表面； 形成导线层于上述第二封装层上，且沿着上述通道凹口，延伸至接合垫与支 撑块的侧面上，以电性连接接合垫；设置导电凸块于上述第二封装层上，且 电性连接导线层；以及沿上述预定切割道，分离第一封装层。
在上述电子元件封装体的制作方法中，由于，上述图案开口可同时隔离 光电元件及提供检测光电元件的开口 ，因而不需要额外的隔离或制作开口的 步骤，因此，可缩短及简化制作流程。
图1显示一种已知的影像感测元件封装体的剖面图2-11显示根据本发明实施例的制作影像感测元件封装体的示意图；以
及图12显示根据本发明实施例的制作影像感测元件封装体的流程图主要元件符号说明
1 影像感测元件封装体； 2 基底； 6 接合垫； 9 承载板； 12~焊球；
101 隔离的第一基底； 101a 支撑块； 104 接合垫； 108 非感光元件区； 112 第二基底； 114a 第一开口； 114c 沟槽； 118~微透镜； 122 间隔层； 126 凹口； 130 下封装层； 134~通道凹口 ； 138 保护层；
150~影像感测元件封装体
4 感光元件； 8~盖板； 10 导电层； 100 第一基底；
102 感光元件； 106 感光元件区； 110 保护层； 114 图案开口； 114b 第二开口; 116 彩色滤光片； 120 上封装层； 124~接合层 128 绝缘层； 132 绝缘层； 136 导线层 140 导电凸块；
具体实施例方式
接下来，通过实施例配合附图，以详细说明本发明的概念及具体实施的 方式。在附图或描述中，相似或相同部份的元件使用相同的符号。此外，在 附图中，实施例的元件的形状或厚度可扩大，以简化或是方便标示。可以了 解的是，未绘示或描述的元件可以是具有各种本领域技术人员所知的形式。
本发明以制作影Y象感测元件封装体(image sensor package),例如是背后 感光式(back side illumination; BSI)的感测元件的实施例作为说明。然而，可 以了解的是，在本发明的封装体实施例中，其可应用于各种包含有源元件或 无源元件(active or passive elements)、数字电路或模拟电路(digital or analogcircuits)等集成电^各的电子元件(electronic components),例如是有关于光电元 件(opto electronic devices)、微机电系统(Micro Electro Mechanical System; MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理 量变化来测量的物理传感器(Physical Sensor)。特别是可选择使用晶片级封装 (wafer scale package; WSP)工艺对影像感测元件、发光二极管(light-emitting diodes; LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计 (accelerators)、 陀虫累4义(gyroscopes)、 孩i至丈动器(micro actuators)、 表面声〉皮元 件(surface acoustic wave devices)、 压力传感器(process sensors)或喷墨头(ink printer heads)等半导体芯片进行封装。
其中上述晶片级封装工艺主要指在晶片阶段完成封装步骤后，再予以切 割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体芯片 重新分布在承载晶片上，再进行封装工艺，亦可称之为晶片级封装工艺。另 外，上述晶片级封装工艺亦适用于通过堆叠(stack)方式安排具有集成电路的 多片晶片，以形成多层集成电路(multi-layer integrated circuit devices)的电子 元件封装体。
图2-11显示根据本发明一实施例的制作影像感测元件封装体的示意图。 图12显示根据本发明实施例制作影像感测元件封装体的流程图。
如图2所示，提供晶片(wafer)或称晶片基板(wafer substrate),其包含上 方形成有感光元件(photosensitive devices)102的第一基底100,且在此第一基 底100上方形成有多个接合垫(bonding pads)104。其中上述感光元件102电 性连接上述接合垫104,由此传递信号至终端接触垫(terminal contacts)(未显 示)。接着，形成保护层(passivation layer)110于上述第一基底100上，且覆 盖接合垫104及感光元件102。
在图2中，上述第一基底100可划分为多个感光元件区(photosensitive regions) 106及非感光元件区(non-photo- sensitive regions)108。 上述感光元件 区106指形成有上述感光元件102的区域，而非感光元件区108指未形成感 光元件102的区域(或两感光元件区之间的位置)，且此非感光元件区108也 可称为预定切割道(predetermined scribe line),用以定义后续欲切割出单个独 立的管芯的位置。此外，上述非感光元件区108围绕感光元件区106。另夕卜， 上述感光元件区106也可称作管芯区。
在实施例中，上述第一基底100可以是硅或其它适合的半导体基材。上述感光元件102可以是互补式金属氧化物半导体元件(CMOS)或电荷耦合元 件(charge-couple device; CCD),用以感测或获取影像或图像。此外，上述接 合垫104也可以称为延伸接合垫(extensionpad)或导电垫(conductivepad)，且 优选可以铜(copper; Cu)、铝(aluminum; Al)或其它合适的金属材料。
如图3所示，提供例如硅或其它适合的半导体基材的第二基底112，接 着，将上述第一基底100翻转，且接合至第二基底112的表面上，使得感光 元件102可介于第一基底100和第二基底112之间。之后，通过例如是蚀刻 (etching)、铣肖'J(milling)、磨削(grinding)或研磨(polishing)的方式，从第一基 底100的背面，薄化第一基底100至适当的厚度，使得上述感光元件102可 感应经由第一基底IOO背面入射的光。也就是说，上述第一基底100被薄化 至可允许足够的光通过的厚度，^使得发光元件102可感应此入射的光，进而 产生信号。据此，上述研磨后的第一基底100的厚度只要能允许足够的光通 过，且使得感光元件102产生信号即可，在此并不加以限定。
上述第一基底100的正面，指形成接合垫104或感光元件102的表面， 可称为背光面(light back surface),而其相对的表面(第一基底100的背面)， 亦可称为受光面(light incident surface)。值得一提的是，在另一例如是发光二 极管的光电元件的实施例中，上述第一基底100的背面也可称作出光面 (light-emitting surface)。
图4显示在进行图案化步骤后，第一基底100的局部俯视图。如图4所 示，在完成薄化步骤后，通过光刻/蚀刻(photolithography/etching)工艺，图案 化第一基底100,以形成图案开口 (patterned opening" 14于第一基底100之 中，以暴露部分上述接合垫104。且，同时通过此图案开口 114可隔离在上 述感光元件区106内的第一基底100及在非感光元件区108内的第一基底 100,后续称为隔离的第一基底101。此外，在此图案化步骤后，第一基底 100或晶片会被隔离出多颗半导体芯片(chip)。
在图4中，上述图案开口 114可以包含第一开口 114a、第二开口 114b 及连通第一开口 114a及第二开口 114b的沟槽114c。上述第一开口 114a大 体上暴露部分的接合垫104,以^是供检测感光元件区106内的感光元件102 的开口。上述第二开口 114b大体上对应于上述第一开口 114a设置，且第二 开口 114b具有一长度，其大体上与第一开口 114a的长度相同。而，上述沟 槽114c位于感光元件区106及非感光元件区108或称预定切割道之间，用以隔离感光元件区106内的第一基底IOO及非感光元件区108内的第一基底 101。可以了解的是，上述图案开口 114可以是任何形状的设计，只要能够 同时暴露接合垫，及隔离形成元件区即可，因此，上述图案开口的设计及图 4所示并不用来限制本发明。
图5显示如图4所示的影像感测元件封装体沿着A-A，切线的剖面图。 如图5所示，形成图案开口 114于第一基底IOO之中，以暴露部分接合垫104。 此外，通过上述图案开口 114可将第一基底100与第一基底101彼此隔离。 由于，图案开口 114可同时暴露接合垫104及隔离感光元件区106，因此， 可不需进行额外的隔离或形成供一企测开口的步骤。
如图6所示，形成彩色滤光片116于第一基底100的背面上，且对应上 述感光元件102。接着，设置微透镜(micro-lens)118于上述彩色滤光片116 上。在实施例中，上述微透镜118优选可以是酚醛树脂(phenolic resin)、三聚 氰胺(melamine resin)、环氧树脂(epoxy)或其它合适的材料。
如图7所示，设置上封装层(upper packaging layer)120或称为盖板 (covering plate)于第一基底100的背面上。在一实施例中，首先，提供上述 上封装层120，接着，在此上封装层120上形成间隔层(spacer)122。之后， 形成接合层(bonding layer)124于间隔层122上，且将上封装层120接合至第 一基底100，以覆盖此第一基底100的背面。上述上封装层120可以是例如 玻璃、石英(quartz)、蛋白石(opal)、塑胶或其它任何可供光线进出的透明基 板。值得一提的是，也可以选择性地形成滤光片(filter)及/或抗反射层 (anti-reflective layer)于上去于装层上。
上述间隔层122可以是环氧树脂(epoxy)、防焊层(solder mask)或其它适 合的绝缘物质，例如无机材料的氧化硅层、氮化硅层、氮氧化硅层、金属氧 化物或其组合，或者是有机高分材料的聚酰亚胺树脂(polyimide;PI)、苯环丁 烯(butylcyclobutene; BCB)、 聚对二曱苯(parylene)、 萘聚合物 (polynaphthalenes)、 氣碳4匕^7(fluorocarbons)、 丙歸酉臾酉旨(accrylates)等，且jt匕 间隔层122可以是利用涂布方式，例如旋转涂布(spin coating)、喷涂(spmy coating)或淋幕涂布(curtain coating)，或者是其它适合的沉积方式，例如液相 沉积(liquid phase deposition)、物理气相沉积(physical vapor deposition; PVD)、 化学气相沉积(chemical vapor deposition; CVD)、低压化学气相沉积(low pressure chemical vapor deposition; LPCVD)、等离子体增强式化学气相沉积(plasma enhanced chemical vapor deposition; PECVD)、 快速热化学气相沉积 (rapid thermal-CVD; RTCVD)或常压化学气相沉积(atmospheric pressure chemical vapor deposition; APCVD)的方式形成，以隔绝环境污染或避免水气 侵入。
而，上述接合层124可以是包含高分子膜或者是一种或多种粘着剂，例 如环氧化树脂或聚氨基甲酸酯(polyurenthane),且用以将上封装层120及间 隔层122接合至第一基底100。另外，值得注意的是，虽然在附图中并未绘 示，上述彩色滤光片116、接合层124或间隔层122可填入上述图案开口 114 中，以作为隔离第 一基底100与第 一基底101的绝缘层(insulator)。
如图8所示，在完成上述步骤后，通过光刻/蚀刻工艺，在沿着各感光元 件区(或称管芯区)间的预定切割道的位置，形成凹口(notch) 126于第二基底 112之中，以分离此第二基底112，且形成多个对应感光元件区的承载板。 接着，形成绝缘层(insulating layer)128，以包覆第二基底112的侧面及其背 面，且设置下封装层(lowerpackaginglayer)130于第二基底112的背面上，以 覆盖第二基底112及绝缘层128。
在一实施例中，上述绝缘层128可以是环氧树脂、防焊层或其它适合的 绝缘物质，例如无机材料的氧化硅层、氮化硅层、氮氧化硅层、金属氧化物 或其组合，或者是有机高分材料的聚酰亚胺树脂、苯环丁烯、聚对二曱苯、 萘聚合物、氟碳化物、丙烯酸酯等，且此间隔层122可以是利用涂布方式， 例如旋转涂布、喷涂或淋幕涂布，或者是其它适合的沉积方式，例如液相沉 积、物理气相沉积、化学气相沉积、低压化学气相沉积、等离子体增强式化 学气相沉积、快速热化学气相沉积或常压化学气相沉积的方式形成，以隔离 第二基底112与后续形成的导线层。
上述下封装层130可用来承载第一基底100及第二基底112，且此下封 装层130可以是具有高导热能力的基板，例如硅基板或金属基板，但并不以 此为限。
如图9所示，在设置上述下封装层130后，选择性地形成绝缘层132于 此下封装层130上。之后，进行刻痕步骤，以形成通道凹口(channel notch) 134 及支撑块(supportingbrick)101a。在实施例中，通过例如是刻痕装置(notching 叫uipment)，沿着预定切割道的位置，进行刻痕步骤，以形成通道凹口 134， 并暴露出上封装层120的表面。由于，在切割道的位置会有隔离的第一基底101(如图8所示)，当进行刻痕步骤时，第一基底101会被切割，使得部分的 第一基底101会被移除，且余留部分的第一基底101,即上述支撑块lOla。 值得注意的是，由于在切割走道会有第一基底101，当进行刻痕步骤时， 可增加封装体的结构强度，进而避免此刻痕步骤所引起的损伤，例如元件的 龟裂等。此外，上述支撑块101a的材料并不以硅为限，其材料可以是与第 一基底100的材料相似。
的背面上，且沿着通道凹口 134，延伸至接合垫104及支撑块101a的侧面， 以电性连接接合垫104。在一实施例中，通过例如是电镀(electroplating)或賊 镀(sputtering)的方式，顺应性地沉积例如铜、铝、4艮(silver; Ag)、镍(nickel; Ni) 或其合金的导电材料层于下封装层130上，且此导电材料层还延伸于下封装 层130、绝缘层128、接合垫104及支撑块101a的侧面上，至通道凹口 134 的底部，以电性连接接合垫104。之后，通过例如是光刻/蚀刻工艺 (photolithography/etching),图案化上述导电材料层，以形成导线层136。
值得一提的是，通过上述图案化导电材料层的步骤，可重新分布后续形 成的导电凸块的位置，例如可将导电凸块从下封装层的周边区域扩展到整个 下封装层的背面，故此导线层136亦可称为重布线路层(redistributionlayer)。 此外，在另一实施例中，上述导线层136可以是4参杂多晶硅(doped polysilicon)、单晶硅或导电玻璃层等材料，或者是钬、钼、铬或钛钨的退火 金属材料的沉积层。
再者，上述支撑块101a通过填充有绝缘层的图案开口 114以与第一基 底100隔离，因此，形成于支撑块101a侧面上的导线层136并不会影响感 光元件。
在图10中，接着，涂布例如防焊材料(soldermask)的保护层138于导线 层136上，且形成导电凸块(conductive bump) 140于下封装层130上，且电 性连接导线层136。在一实施例中，在形成上述保护层138后，图案化此保 护层138,以形成暴露部分导线层136的开口，接着，通过电镀或网版印刷 (screen printing)的方式，将焊料(solder)填入于上述开口中，且进行回焊 (re-flow)工艺，以形成例如是焊球(solder ball)或焊垫(solder paste)的导电凸块 140。在完成上述步骤后，接着，利用切割刀，沿预定切割道分离上封装层 120，以切割出影像感测元件封装体150，如图11所示。图11显示根据本发明实施例的影像感测元件封装体150的剖面图。在
图11中，半导体芯片，其具有第一基底IOO、与此第一基底100间隔一既定 距离的支撑块101a,以及接合垫104,具有一表面，其横跨于第一基底IOO 及支撑块101a上。又如图ll所示，上述第一基底IOO具有第一表面及相对 的第二表面，且感光元件102制作于第一基底100的第一表面。第二基底112 接合至第一基底100的第一表面，以及上封装层120及下封装层130分别覆 盖第一基底IOO的第二表面及第二基底112。请参阅图ll所示，导线层136 形成于下封装层130的背面上，且延伸至上述接合垫104及支撑垫101a的 侧面上，以电性连接接合垫104，以及导电凸块140设置于下封装层130的 背面上，并电性连接此导线层136。
在一实施例中，上述第一基底100的第二表面可作为受光面，而形成有 感光元件102的第一表面可作为背光面。外界的光可穿过受光面而至上述感 光元件102，使得感光元件102可感应此穿过第一基底100的光，并产生信
值得注意的是，上述支撑块与第一基底呈共平面，且绝缘层形成于支撑 块与第一基底之间，以隔离支撑块与第一基底，并且上述接合垫会横跨于此 绝缘层上。因此，形成于支撑块侧面上的导线层并不会影响感光元件。此外， 由于，支撑块设置于接合垫上(T接触的位置)，因此，可增加导线层与接合 垫间的结构强度(或T接触的结构强度)，进而增强影像感测元件封装体的整 体结构强度。
图12显示根据本发明一实施例的制作影像感测元件封装体的流程图。 如图12所示，首先，提供晶片，其包含具有多个感光元件区的第一基底， 且多个接合垫形成于此第一基底上，如步骤S5。接着，将此第一基底接合 至第二基底，如步骤SIO。之后，薄化上述第一基底，如步骤S15。待薄化 后，形成图案开口于上述第一基底之中，以从第一基底隔离出支撑块，并暴 露部分接合垫，如步骤S20。接着，依序形成彩色滤光片及微透镜于上述第 一基底的背面上，如步骤S25。之后，设置上封装层于第一基底之上方，且 形成凹口于第二基底之中，以分离第二基底，如步骤S30及S35。然后，设 置下封装层于上述第二基底的背面上，如步骤S35所示。
在完成上述步骤，进行刻痕步骤，形成通道凹口，以暴露上封装层的表 面，如步骤S45。之后，形成导线层于上述下封装层的背面上，且沿着上述通道凹口，延伸至上述支撑块与接合垫的侧面，并电性连接接合垫，如步骤
S50。接着，设置导电凸块于下封装层的背面上，且电性连接上述导线层， 如步骤S55。然后，进行切割步骤，如步骤S60，以完成影像感测元件封装 体的制作。
由于，上述图案开口可同时达到暴露接合垫，用以提供检测感光元件， 以及隔离形成感光元件区域的第一基底的目的，因此，可缩短及简化制作流程。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，本领 域技术人员在不脱离本发明的精神和范围内，当可作此许的更动与润饰，因 此本发明的保护范围当视权利要求所界定为准。
权利要求
1.一种电子元件封装体，包含半导体芯片，具有基底；支撑块，与该基底间隔一既定距离；以及接合垫，具有一表面，其横跨于该基底与该支撑块上。
2. 如权利要求1所述的电子元件封装体，其中该支撑块与该基底共平面。
3. 如权利要求1所述的电子元件封装体，还包含绝缘层，位于该支撑块 与该基底之间，以隔离该基底与该支撑块，且该接合垫横跨于该绝缘层上。
4. 如权利要求1所述的电子元件封装体，其中该支撑块与该基底由相同 材料构成。
5. 如权利要求4所述的电子元件封装体，其中该支撑块由硅材料构成。
6. 如权利要求1所述的电子元件封装体，还包含导线层，与该支撑块及 该"l妻合垫的侧面4妄触。
7. 如权利要求1所述的电子元件封装体，还包含封装层，覆盖该半导体 芯片及该支撑块。
8. 如权利要求7所述的电子元件封装体，其中该封装层与该半导体芯片 及该支撑块之间还包含间隔层。
9. 如权利要求1所述的电子元件封装体，其为背光式影像感测元件封装 体，包含以该半导体芯片的基底作为第一基底，其具有受光面及背光面，且该背 光面包含感光元件区；第二基底，接合至该第一基底的背光面； 第一封装层，覆盖该第一基底的受光面； 第二封装层，覆盖该第二基底；导线层，形成于该第二封装层上，且延伸至该接合垫及该支撑块的侧面 上，以电性连接该接合垫；以及导电凸块，设置于该第二封装层上，且电性连接该导线层。
10. —种电子元件封装体的制作方法，包括提供晶片，具有包含多个管芯区的基底，以承载或形成多颗半导体芯片， 且多个接合垫形成于该基底上；以及对该基底实施晶片级封装工艺，其包含图案化该基底以于每个管芯区隔离出支撑块，以使该支撑块与该基底间 隔一既定距离，且暴露该接合垫。
11. 如权利要求IO所述的电子元件封装体的制作方法，其中该基底包含第一表面及相对的第二表面，这些接合垫形成于该基底的第一表面上，且该 基底的第二表面被图案化以隔离出该支撑块，并形成图案化开口以暴露出该 接合垫。
12. 如权利要求11所述的电子元件封装体的制作方法，其中这些半导体 芯片包含光电元件，且该晶片级封装还包含以该基底为第一基底，且以该第一表面为背光面，及该相对的第二表面 为出光面或受光面；设置第一封装层，以覆盖该第一基底的出光面或受光面； 接合该第一基底的背面至第二基底上；以及沿着两管芯区间的预定切割道的位置，分离该第二基底，以形成多个对 应管芯区的承载板。
13. 如权利要求12所述的电子元件封装体的制作方法，其中该晶片级封 装工艺还包含形成绝缘层，以至少包覆这些承载板的侧面； 设置第二封装层，以覆盖该第二基底及该绝缘层； 于两管芯区间的该预定切割道的位置形成通道凹口 ； 形成导线层于该第二封装层上，且沿着该通道凹口延伸至该接合垫与该 支撑块的侧面上，以电性连托该接合垫；设置导电凸块于该第二封装层上，且电性连接该导线层；以及 沿该预定切割道分离该第 一封装层。
全文摘要
本发明提供一种电子元件封装体及其制作方法。此电子元件封装体包含具有基底的半导体芯片、与基底间隔一既定距离的支撑块、以及接合垫，该接合垫具有一表面，横跨于基底与支撑块上。
文档编号H01L23/48GK101587903SQ20081010913
公开日2009年11月25日 申请日期2008年5月23日 优先权日2008年5月23日
发明者林佳升, 赖志隆, 黄郁庭 申请人:精材科技股份有限公司