专利名称：半导体器件及形成其栅极的方法
技术领域：
本发明涉及一种半导体及其形成方法，更具体地，涉及一种半 导体以及一种形成半导体器件的棚4及的方法，包4舌由高介电常凄t (高K， (high-k))材料制成的栅极绝缘膜。
背景技术：
由于半导体器件的高度集成化以及MOS场效应晶体管 (MOSFET)的形体尺寸减小，棚4及长度和在4册才及之下形成的沟道 的长度也减小。因此，为了增加栅—及和沟道之间的电容并才是高晶体 管的操作特性，有必要形成薄的栅极绝缘膜。然而，目前代表性地 使用的栅极绝缘膜由硅氧化物膜或硅氮氧化物膜制成，由于减小的 厚度很难保证栅极绝缘膜的可靠性，在其电特性方面受到了物理限 制。因此，当栅极绝缘膜由硅氧化物膜或硅氧氮化物膜形成时，厚 度减小受到限制。为了克服以上的问题,已经对由硅氧化物膜和硅氮氧化物膜的 替代材料制成的高k膜的进行了积极研究，该高k膜可在维持薄等效氧化层厚度(EOT)的同时减少4册电4及与沟道区域间的漏电流。 然而，在将高k材料用作MOSFET半导体器件的栅极绝缘膜的情 况下，由于存在大量的体陷阱(bulk trap)和半导体衬底与栅4及绝 缘膜之间的界面处的界面陷阱(interface trap )，栅极绝缘膜下的栅 极衬底中的沟道区的电子迁移率下降，这会出现一些问题。此外， 与由硅氧化物膜或硅氧氮化物膜制成的4册极绝缘膜相比，阈电压(Vt) 不夫见则:l也上升。为了克月良以上的问题并且降^f氐多晶棚j毛尽效应(poly depletion effect )，即，在器件中使用由多晶硅制成的栅极引起的问 题，开发了一种釆用全硅化(FUSI) 4册极和金属栅极的MOSFET 器件结构。如图1A所示，形成半导体器件栅极的工艺可以包括形成半导 体衬底102，其中隔离膜100由有源区所限定。半导体衬底102可 以是硅衬底或绝缘体上外延硅(silicon-on-insulate, SOI)并掺杂了 P型或N型杂质。如图1B所示，将具有高介电常数的材料，例如Hf02沉积在半 导体衬底102上和/或上方，从而形成栅极绝缘膜104。栅极绝缘膜 104^又形成于有源区上和/或上方。如上所述，如果由具有高介电常 数的材料(诸如Hf02 )形成的栅极绝缘膜104被沉积在半导体衬底 102的上和/或上方，具有低介电常凄t的绝纟彖膜则是通过半导体村底 102的硅(Si)与Hf02的反应生成的。因此，存在很多的问题，如 栅极绝缘膜104的EOT增加，载体的迁移速度降低等，从而造成 器件性能降低。为了解决这些问题，可以在栅极形成之前进4亍退火 过禾呈，/人而可以防止由于半导体4于底102中的石圭与Hf02反应而形 成具有低介电常数的绝缘膜。如图1C所示，在^吏用导电材料(例如金属或硅)的整合表面 (entire resultant surface )上和/或上方形成金属4册才及或全石圭4匕4册才及 106。然而，如果在使用金属栅极或全硅化栅极106的MOSFET中由高k的基于Hf02的材料形成栅极绝缘膜104,那么Vt的增加归因于在 高介电常数和多晶硅的Hf02材料的表面的铪-硅键合(bonding)引 起的费米能级4丁4L5见象(fermi-level pinning phenomenon )，因而降 低了器件的性能。换而言之，因为诸如Hf02的高k材料中的陷阱位 置(trapsite)会引起金属栅极或全硅化栅极106的功函数变化，所 以半导体器件的性能下降。发明内容具体实施方式
涉及一种半导体及形成它的方法，该半导体包4舌 由高介电常数(high-k)材料制成的栅极绝缘膜。
具体实施方式
涉及一种形成半导体器件的棚4及的方法，该半导 体器件可以防止在具有高介电常数的栅极绝缘膜形成之后的产生 具有低介电常数的绝缘材料，并防止发生费米能级4丁扎现象。
具体实施方式
涉及一种形成半导体器件的栅极的方法，包括以 下至少一个步骤提供由具有隔离膜限定的有源区的半导体衬底； 然后在有源区上和/或上方形成棚4及绝*彖力莫；然后在该栅4及绝纟彖力莫上 和/或上方形成帽化层膜(capping film );然后在形成的表面上进4亍 退火过程；然后在有源区的一部分上形成4册才及。根据具体实施方式
， 栅极绝纟彖膜可以利用原子层沉积(ALD)法由具有高介电常H的金 属氧化物材料形成。帽化层膜可以利用化学气相沉积(CVD)法、 物理气相沉积(PVD )法和溅射工艺中的至少一种来由非晶石圭形成。 帽化层膜可以具有2 nm到5 nm之间的厚度。退火过程可以使用氟 (F)气，或包含氟(F)气的混合气体来进行。在进行退火过程时， 可以使用350摄氏度到750摄氏度之间的温度。栅极可以包括使用 TaN 、 TiN 、 HfN和La中的至少 一种的石圭冲册才及或金属棚-才及才及。
具体实施方式
涉及一种形成半导体器件上的栅极的方法，包括以下步骤中的至少 一个提供具有由形成在其中的隔离膜限定的有 源区的半导体；然后在有源区上和/或上方形成栅-才及绝纟彖膜；然后在 该棚-极绝纟彖膜上和/或上方形成帽化层膜；然后在该帽化层膜上进4亍 退火过程；然后在有源区中的帽化层膜上形成棚-才及。
具体实施方式
涉及一种半导体器件，包括以下的至少一种具 有由隔离膜限定的有源区的半导体衬底；形成在该有源区上的经退 火的栅极绝缘膜；形成在该经过退火的栅极绝缘膜上的经退火的帽 化层膜；以及形成在有源区的经过退火的帽化层膜上的4册极。
具体实施方式
涉及一种形成半导体器件的方法，包括以下步骤 中的至少一个在半导体衬底上顺序形成栅才及绝缘膜和非晶硅膜， 其中栅极绝缘膜形成在该半导体村底的有源区中并由高介电常数 材料组成；然后在包括非晶硅膜和栅极绝缘膜的半导体衬底上实施 退火过程；然后在有源区的非晶硅膜上形成栅极。
图1A至1C示出了形成半导体器件的栅极的过程。图2A至2E示出了根据具体实施方式
形成半导体器件的栅极的 过程。
具体实施方式
如图2A所示，提供了半导体村底200,其中有源区由隔离膜 202所限定。半导体衬底200可以是硅衬底或SOI衬底中的至少一 种，并可以掺杂有P型或N型杂质或形成于其中的P型或N型阱 (well )。如图2B所示，栅极绝缘膜204可以使用诸如金属氧化物的具有 高介电常数的材料形成在半导体衬底200的有源区上和/或上方。包 含金属氧化物材津牛的棚4及绝纟彖膜204可以利用ALD法来形成。具有 高介电常数的金属氧化物材料的实例可以包括钽氧化物(Ta205 )、 钛氧化物(Ti02)、铪氧化物(Hf02)、锆氧化物(Zr03)、氧化铝 (A1203)、 AlxOyNz (铝氮氧4b物，nitride aluminum )、氧化铝铪 (HfAlxOy)、 Y203 (铱氧化物)、Nb2Os (铌氧化物)、铯氧化物 (Ce02)、铟氧化物(In03)、镧氧化物(La02)等。然而，可以使用 上述4匕合物中的4壬一种或者两种或多种的组合物作为金属fU匕物 材料。如图2C所示，然后可以在斥册才及氧化物膜上和/或上方形成薄的 帽化层膜206。帽化层膜206可由具有2nm到5nm厚度的非晶硅形成， 并可4吏利用4匕学气相沉积(CVD)法、物理气相沉积(PVD)法、 溅射工艺等中的至少一种来形成。如上所述，如果由非晶硅制成的 帽化层膜206在形成由高介电常数材料组成的栅极绝缘膜204之后 形成，则栅极绝缘膜204和后来的栅极材料之间的化学反应被阻止， 以致阻止了栅极功函数改变的现象。如图2D所示，然后可以在图2C所示的形成的表面上进行退火 过程。在本文中，退火过程可以在包括氟气或包含氟气的混合气体 的环境条件下进行，并可以在350摄氏度到750摄氏度之间的温度范 围内进4亍。如果退火过程如上所述进4亍，则可以防止陷阱部位(或 捕获位置，trap site)出现在高介电常数材料(即，栅极绝缘膜204 ) 中。如图2E所示，然后金属栅极或全娃化栅极208可以形成在有源 区上和/或上方。才册才及208可以由i者如TaN、 TiN、 HfN和La中的至 少一种金属来形成。通过形成上述金属栅极或全硅化栅极208，可 以降低EOT。根据具体实施方式
，在形成高介电常数材料的栅极绝缘膜204 之后，由非晶石圭组成的帽化层膜206可以随后^皮形成在栅4及绝纟彖膜 204上和/或上方。然后可以在帽化层月莫206上进4亍退火过程。因此， 可以防止产生低介电常数绝缘材料的现象，也可以阻止费米能级钉 扎现象发生的原因。如上所述，才艮据具体实施方式
，在由包含高介电常数材料组成 的栅极绝缘膜形成之后，由非晶硅形成帽化层膜以防止栅极绝缘膜 和随后栅极材料之间的反应。因此，不仅栅极功函数改变的现象可 以被阻止，而且也可以防止产生具有低介电常数的绝缘体。结果，可提高半导体器件的性能。此外，根据具体实施方式
，在顺序地形成由高介电常数的材料 和帽化层膜组成的棚4及绝纟彖膜之后，可以在氟气环境中进行退火过 程。因此，这样带来的好处是可以防止在栅极绝缘膜内出现陷阱位 置。此夕卜，具体实施方式
可以通过形成金属冲册极或全硅化栅极有效 地降低EOT。尽管本文已经描述了多个具体实施方式
，^旦应该明了，本领域 的技术人员可以想到许多其他的修改和具体实施方式
，这些修改和具体实施方式
均落在本发明原则的精神和范围内。更具体地，在本 说明书、附图和所附权利要求的范围内，可以在主题结合安排的多 种安排和/或组成部分中进行各种修改和改变。除了组成部分和/或安排方面的修改和改变以外，替代的使用对本领域技术人员来说也 是显而易见的。
权利要求
1.一种形成半导体器件的栅极的方法，包括提供半导体衬底，所述半导体衬底具有由形成在其中隔离膜限定的有源区；然后在所述有源区上形成栅极绝缘膜；然后在所述栅极绝缘膜上形成帽化层膜；然后在所述具有帽化层膜和所述栅极绝缘膜的所述半导体衬底上进行退火过程；然后在所述有源区的帽化层膜上形成所述栅极。
2. 根据权利要求1所述的方法，其中，所述栅极绝缘膜由具有高 介电常lt的金属氧4b物初^牛组成。
3. 根据权利要求2所述的方法，其中，所述栅极绝缘膜是利用原 子层沉积(ALD)法形成的。
4. 根据权利要求1所述的方法，其中，所述帽化层膜由非晶硅组 成。
5. 根据权利要求4所述的方法，其中，所述帽化层膜是利用化学 气相沉积法、物理气相沉积法和溅射工艺中的至少 一种形成的。
6. 根据权利要求1所述的方法，其中，所述帽化层膜具有2 nm 至5 ■的厚度。
7. 根据权利要求1所述的方法，其中，所述退火过程使用氟气和 包含氟气的混合气体中的至少 一种来进行。
8. 根据权利要求7所述的方法，其中，所述退火过程在350摄氏 度到750摄氏度之间的温度范围内进行。
9. 根据权利要求1所述的方法，其中，所述栅极包含全硅化栅极。
10. 根据权利要求1所述的方法，其中，所述栅极包含选自由TaN、 TiN 、 HfN和La组成的组中的金属棚-才及。
11. 一种半导体器件，包含具有由隔离膜限定的有源区的半导体衬底； 形成在所述有源区上的经退火的棚4及绝缘膜； 形成在所述经退火的栅4及绝纟彖膜上的经退火的帽化层膜； 形成在所述有源区中的所述经退火的帽化层膜上的棚-极。
12. 根据权利要求11所述的半导体器件，其中，所述栅极绝缘膜 由具有高介电常数的金属氧化物材料组成。
13. 根据权利要求11所述的半导体器件，其中，所述帽化层膜由 非晶石圭组成。
14. 根据权利要求11所述的半导体器件，其中，所述帽化层膜具 有2 nm至5 nm的厚度。
15. 根据权利要求11所述的半导体器件，其中，所述栅极包含全 硅化栅极。
16. 根据权利要求11所述的半导体器件，其中，所述栅极包含选 自由TaN、 TiN、 HfN和La组成的组中的金属4册才及。
17. —种形成半导体器件的方法，包括在半导体衬底上顺序形成栅极绝缘膜和非晶硅膜，其中 所述棚-极绝缘膜形成在所述半导体衬底的有源区中并由高介电常数材料组成；然后在包括所述非晶硅膜和所述棚-才及绝纟彖膜的所述半导体衬 底上进4于退火过程；然后在所述有源区中的所述非晶硅膜上形成栅极。
18. 根据权利要求17所述的方法，其中，所述栅极包含全硅化栅极。
19. 根据权利要求17所述的方法，其中，所述栅极包括选自由TaN、 TiN、 HfN和La组成的组中的金属棚-极。
20. 冲艮据权利要求17所述的方法，其中，所述高介电常数材料包 含金属氧化物。
全文摘要
一种形成半导体器件的栅极的方法，包括提供一种半导体衬底，其中有源区由隔离膜所限定；在所述有源区上形成栅极绝缘膜；在该栅极绝缘膜上形成帽化层膜；以及在所述形成的表面上进行退火过程，然后在所述有源区的一部分上形成栅极。帽化层膜在栅极绝缘膜上形成，以防止栅极绝缘膜与后继栅极材料之间的反应，从而防止栅极功函数变化的现象并防止具有低介电常数的栅极绝缘体的产生。所述退火过程在氟气环境下进行以防止出现栅极绝缘膜中的陷阱位置，而该栅极可以是由金属组成的或完全由硅化物组成的栅极，从而降低EOT。
文档编号H01L29/40GK101325158SQ20081011069
公开日2008年12月17日 申请日期2008年6月13日 优先权日2007年6月15日
发明者吴泷虎 申请人:东部高科股份有限公司