专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件的制造，更特别地，涉及是功率半导体 器件的横向绝缘栅极双极晶体管(下文中表示为LIGBT)及制造该 横向绝缘栅极双极晶体管的半导体装置和方法。
背景技术：
已经制造了作为功率控制器件的用于控制电压-电流、功率金属 氧化物半导体场效应晶体管、双极结型晶体管、绝缘栅极双极晶体 管(IGBT)、门极关断晶体闸流管(GTO)、发射电极关断晶体闸流 管(EST)等的器件。在一个芯片上实现全部系统的芯片系统的研究已经积才及地与 半导体技术的发展一起进行。同样的，在功率器件区域中，在一个 芯片中集成逻辑电路和功率控制器件的研究已经连续进行。然而，为了把功率控制器件与常规逻辑电路连接在一起，应用 横向器件比竖向器件更有利，其中横向器件具有电极位于晶片上部 的结构。因此，已经开发了i者如LIGBT或LDMOSFET或LEST的横向器件。尤其，当LIGBT用作功率控制器件时，具有可以减小在整个 区域中功率器件所占据区域的优点。由于LIGBT是一种结合了双 才及晶体管和MOSFET的优点的器件，所以相比于功率MOSFET器 件其具有优秀的特性。在制造上述功率控制器件，特别是，高压功率控制器件中，应 该考虑下述项击穿电压，接通电阻，饱和电流，以及器件大小。当制造高压功率器件时，经常在参数之间进行综合考虑和调 节。这些都是必要的，因为如果诸如击穿电压的一个参凄史增加，诸 如接通电阻的另 一个参数减小且器件的载流量增加，通过寄生闸流 晶体管(或晶闸管，半导体闸流管)(由于不受设计约束的器件结 构产生闸流晶体管)很容易产生闭锁(latch-up)。图1是示出了常规LIGBT结构的横截面图。在如图1中所示的LIGBT中，半导体4十底50,隐i里氧4匕物40, 以及N-漂移层(N-drift layer) 30顺序地层叠以形成晶片。以及， 晶片的内部形成多个杂质扩散区域。其内形成发射电极lla的发射极区域10包括在P型基14中形 成的N+ZP+结和N+ZP+ZN+结的多个杂质扩散区域。这些杂质扩散 区域的上部形成金属电极(也就是，发射电极)11a和栅极13。其 中发射电极lla和栅极13通过栅极绝缘层12被隔开。同样，其内形成集电极llb的集电极区域20包括在N緩冲15 (N-buffer)中形成P结的杂质扩散区域，其中杂质扩散区域的上 部形成金属电极(也就是，集电极)llb。于此，发射电极lla和 集电极lib通过栅极绝缘层12被隔开。同时，P-基围绕结的下部P-基具有一定级别的电阻。这些多与 闭锁有关。更特别地，在器件运行时当栅极电压升高，集电极电压增加， 而当集电极电压升高，电流级别同样增加以使较大的电流流到过发射极区域IO。当集电极中产生的空穴电流相应增加，通过发射极区 域10的P-基的电阻，在N+和P-基之间出现电压下降。最后，四层 (P-N-P-N)结构的寄生闸流晶体管运行。由于寄生闸流晶体管的 运行，才艮据是否施加栅4及电压的器件的导通/截止开关功能丢失。由 于这样的过剩电流导致器件击穿。图2是示出了在传统LIGBT结构中的空穴电流流动的视图。 在集电4及区域20中产生的空穴电流16由于N-漂移层30的电阻集 中在最接近集电极lib的杂质扩散区域#1上，并具与集电极lib的 距离成反比分散到其余的杂质扩散区域弁2和#3。当在集电极区域20中产生的空穴电流16集中在最接近集电极 lib的杂质扩散区域#1上，且同样如上所述的分散到其余的杂质扩 散区i或弁2和#3，具有在最4妄近集电才及lib的杂质扩散区域#1出现 闭锁的可能性的问题。发明内容因此，考虑到上述问题提出了本发明。本发明的一个目的是才是 供用于制造LIGBT的半导体器件及其制造方法该LIGBT减小了由 于空穴电流增加出现闭锁的可能性。本发明另一目的是提供半导体器件及其制造方法，适用于防止 由于寄生闸流晶体管运行产生的闭锁，而不会劣化在制造高压功率 控制器件时若干参数的性能。为了达到上述目的，根据本发明一个方面的半导体器件包括 晶片；包括在该晶片中形成的N-緩冲器中的P-型结的第一电极区 域；以及由包括在该晶片中形成的第一P-基中的NP型结的第一杂 质扩散区域和包括在该晶片中形成的第二 P-基中的深P-型结的第 二杂质扩散区域组成的第二电才及。优选地，该晶片包4舌半导体^H"底和在该半导体^)"底上部形成的 N漂移层。以及，该晶片可以进一步包4舌在该半导体^H"底和该N-漂移层之间形成的隐埋氧化物。优选地，半导体器件进一步包括在第一电^l区域上部形成的集 电极。优选地，半导体器件进一步包括通过在第二电极区域上部的绝 缘层分隔形成的发射电极和栅电极。于此，在第二 P-基中形成深 P-型结以连接晶片中的发射电极和N-漂移层。优选地，第一P-基和第二P-基在晶片中具有同样的深度。优选地，第二P-基具有的宽度窄于第一P-基的宽度。优选地，深P-型结具有的宽度窄于第二P-基的宽度，且深度深 于第二P-基的深度。优选地，第二杂质扩散区域最接近第一电极区域。为了达到上述目的，根据本发明一个方面的制造半导体器件的 方法包括下列步骤在半导体衬底上形成N-漂移层；在N-漂移层 中形成P-基；在P-基中形成P-型结；在P-型结中形成注入达到N-漂移层的深P-型结；以及在深P-型结上形成金属电才及。为了达到上述目的，才艮据本发明另 一方面的制造半导体器件的方法包括下列步骤形成晶片；在晶片中限定的每一个第一杂质扩 散区域和第二杂质扩散区域中形成P-基；在第一杂质扩散区域的 P-基中形成NP-型结，且在第二杂质扩散区域的P-基中形成P-型结； 在第二杂质扩散区域中形成的P-型结中形成注入达到晶片的深P-型结；以及在第一杂质区域形成的每一个NP-型结和在第二杂质扩 散区域形成的每 一 个深P -型结的上部形成金属电极。优选地，在晶片中以同样的深度形成第一杂质扩散区域的P-基和第二杂质扩散区域的P-基。优选地，以不同的宽度形成第一杂质扩散区域的P-基和第二杂 质扩散区域的P-基。优选地，形成的第二杂质扩散区域的P-基的宽度窄于第一杂质 扩散区域P-基的宽度。优选地，通过注入达到的深度深于在第二杂质扩散区域中形成 的P-基的深度、宽度窄于在第二杂质扩散区域中形成的P型结的宽 度形成深P-型结。优选地，通过注入达到的深度深于在第二杂质扩散区域中形成 的P-基的深度、宽度窄于在第二杂质扩散区域中形成的P-基的宽度 形成深P-型结。优选地，第一杂质扩散区域和第二杂质扩散区域中的第二杂质 扩散区域形成在最接近发射电子的电极处。优选地，形成晶片包括在半导体衬底上部形成N-漂移层。10优选地，形成晶片包括在半导体坤t底上部形成隐埋氧化物，以及在该隐埋氧化物上部形成N-漂移层。
附图(其被包含用来提供对本发明的进一步理解以及被整合到 以及组成本申请的一部分)，本发明的示例性具体实施方式
与说明 书一起解释了本发明的原理。在附图中图1是常规LIGBT结构的横截面视图；图2是示出了传统LIGBT结构中的空穴电流流动的^L图；图3是根据本发明一个具体实施方式
的LIGBT结构的横截面 视图；图4是才艮据本发明另一个具体实施方式
的LIGBT结构的4黄截 面一见图；以及图5a到图5d是解释用于制造才艮据本发明的LIGBT的工艺的 视图。
具体实施方式
本发明的其他目标，特4正和优点经参考附图的具体实施方式
的 详述将变得清楚。下文中，将参照附图描述本发明具体实施方式
的配置和运行。 描述了作为至少 一 个具体实施方式
的图中所示以及"i兌明书中所描 述的本发明的配置和运行。技术上的理解，本发明的核心配置和运 4亍不限于此。图3是4艮据本发明一个具体实施方式
的LIGBT结构的4黄截面 视图，以及图4是根据本发明另一个具体实施方式
的LIGBT结构 的横截面视图。图3示出了使用绝缘层覆硅(下文中表示为SOI)晶片的实例， 其中半导体村底600，隐埋氧化物500以及N-漂移层400顺序地堆 叠，以及图4示出了^f吏用常失见晶片的实例，其中半导体衬底600和 N-漂移层400顺序i也堆叠在该晶片中。在图3的SOI晶片中，在半导体衬底600上部形成隐埋氧化物 500，在该隐埋氧化物500上部通过离子注入N型杂质形成N-漂移 层400。通过实例的方式，在半导体衬底600的上部沉积氧化物后 4妄着形成石圭层，在石圭层上离子注入N型杂质。在图4的晶片中，例如，在半导体4于底600上部形成石圭层后， 在硅层上通过离子注入N型杂质形成N-漂移层400。通过是第 一 电极区域的集电极区域200和是第二电极区域的发 射极区域100可以很大程度上限定具有N-漂移层400的晶片。同样， 晶片内的多个杂质扩散区域可以限定在发射极区域100内。在本发明中，限定了包括在P-基140中的NP型结^+/ +^+) 的第一杂质扩散区域和包括在P-基160中的深P型结180的第二杂 质扩散区域。因此，第一杂质扩散区域的NP型结(N+7P+ZN+)具有 被P-基140环绕的结构，以及第二杂质扩散区域的深p型结具有被 P-基160环绕的结构。特别地，第二杂质扩散区域是最接近集电极 区域200的杂质扩散区域。以及，第一杂质扩散区域的P-基140和 第二杂质扩散区域的P-基160优选以同样的深度形成在晶片中。同 样，形成的第二杂质扩散区域的P-基160具有的宽度窄于第 一杂质 扩散区域的P-基140的宽度。同时，杂质扩散区域也存在于晶片中的集电极区域200中，其 中，集电极区域包括在N緩冲器150中的P型结(P+)。集电极区 域200包括在杂质扩散区域上部形成以待电连接杂质扩散区域的金 属电极(集电极)110b。上述P-基140或160或N緩沖器150可以是阱结构。发射极区域100包括在杂质扩散区域上部形成以待电连接在其 内形成的杂质扩散区域的金属电极(发射电才及)110a,以及4册电核_ 130。发射电才及110a和4册电才及130通过绝纟彖材冲牛互相电绝纟彖。通过 实例的方式，通过4册绝纟彖层分隔形成发射电4及110a和4册电才及130。以及，在第二杂质扩散区域的P-基160中形成的深P型结180 连4妻到发射电极。NP型结(^+/ +^+)同样连接到发射电极110a， 然而，部分发射电才及110a ^皮连4妄以待与两侧的多个N+重叠。在邻近的两个杂质扩散区i或之间限定的沟道区i或的上部形成 栅电极130。同时，形成4册电极以待与两个杂质扩散区域部分的重 叠，其中，重叠的部分优选分隔开一定的程度。连接到在晶片上部形成的发射电极110a的深P型结180被连 接在晶片中达到-N漂移层400。也就是，深P型结180具有的宽度窄于第二杂质扩散区域的 P-基160的宽度，且深度深于晶片中P-基160的深度。因此，深P 型结180 ^皮连4妄在晶片中达到N-漂移层400。以及，在深P型结180形成之前，在晶片表面的深P型结180 的宽度可以窄于在P-基160中形成的P型结170的宽度。简明地， 通过形成第二杂质扩散区域的P-基160，在P-基160中形成P型结170，然后，从第二杂质扩散区域的晶片表面扩散到P-基160的下 部以穿过P-基160形成深P型结180。如此，在本发明中，在与发射极区域100有关的杂质扩散区域 中的最接近集电极区域200的第二杂质扩散区域中形成了替代NP 型结的深P型结180,以减小阻止电流流到发射极区域100的P-基 160的电阻。由于P-基160的电阻的减小，从集电极区域200流入 的空穴电流集中在P型结180上。图5a到图5d是解释用于制造才艮据本发明的LIGBT的工艺以 及在上述发射4及区域100中形成多个杂质扩散区i或的工艺的-见图。首先，为了制造根据本发明的LIGBT,形成晶片。由于这个晶 片形成的具体描述已经参照图3和图4说明，所以将被省略。形成的晶片具有N-漂移层。如图5a所示，使用掩膜图样300 在N-漂移层中形成P-基140和160。P-基140和160以阱结构形成， 且可以通过注入离子然后使之扩散来形成。以及，在形成的P-基140 和160中的一个侧面上形成的P-基160被形成以待最接近上述集电 极区域200,也就是包括发射电子的集电极的区域。下文中，包括最接近集电极200的P-基160的杂质扩散区域被 限定为第二杂质扩散区域，且其他区域被限定为第一杂质扩散区 域。在晶片中以同样深度形成第 一杂质扩散区域的P-基140和第二 杂质扩散区域的P-基160。然而，第一杂质扩散区域的P-基140和 第二杂质扩散区域的P-基160形成为具有不同的宽度。更特别地， 如图5a所示，第二杂质扩散区域的P-基160形成具有的宽度窄于 第一杂质扩散区域的P-基140的宽度。接下来，如图5b所示使用掩膜图样310在晶片上离子注入P 型杂质以形成在P-基140和160中的P型结。
其后，如图5c所示使用掩膜图样320在晶片上离子注入N型 杂质以形成在除了最接近集电极区域200的P-基160以外的P-基 140中的N型结。在预先形成的P型结附近形成N型结以在第一杂 质扩散区域的P-基140中形成NP型结(N+7P+7N+)。
接下来，如图5d所示使用掩膜图样330在晶片上离子注入P 型杂质以形成在最4姿近集电极区域200的P-基160的中的深P型结 180。同时，注入的离子达到的深度深于在第二杂质扩散区域中形 成的P-基的深度，也就是，达到N-漂移层。
同时，用于形成深P型结180的掩膜图冲羊330优选地形成窄于 预先形成的用于形成P型结的掩膜图样310的宽度，以使在第二杂 质扩散区域中形成的P型结的一个部分170保留在深P型结180的
两个4则面。
如同另一个例子，同样可以形成深P型结180以4吏在第二杂质 扩散区域形成的P型结的一个部分170不保留在P型结180的两个 侧面。在这种情况下，用于形成深P型结180的掩膜图样330优选 地形成窄于预先形成的用于形成P-基160的掩膜图样310的宽度， 其中掩膜图样310可以预先修改以使P型结不在第二杂质扩散区域 中形成。
其后，在晶片上部形成金属电极。也就是，在第一和第二杂质 扩散区域的上部顺序地形成栅电极和发射电极。
在不背离本发明的精神或范围的情况下，可以对本发明进行各 种<务改和变形对于本领:威的才支术人员来"i兌是显而易见的。因此，本发明的^支术范围不限于具体实施方式
中所描述的内 容，而是由权利要求所限定的。
如上所述，在本发明中，在与发射4及区域有关的杂质扩散区域
中，最接近集电极区域的杂质扩散区域中形成了替代NP型结的深 P型结，以减小阻止电流流到发射极区域的P-基的电阻，从而明显 地减小了由于空穴电流的增加而出现闭锁的可能性。
同样，根据本发明的半导体器件，也就是，使用了 LIGBT的 半导体器件，从而防止由于寄生闸流晶体管运行产生的闭锁，而不 会恶化在制造高压功率控制器件时若干参数的性能。
同样，才艮据本发明的LIGBT结构有利于实现具有大载流量， 而不会恶化在制造高压功率控制器件时若干参数的性能。以及，尽 管以大载流量运行，由于才艮据本发明的LIGBT结构增加了对由寄 生闸流晶体管的运行产生的闭锁的耐力，有利于实现高压器件或高 电流器件。
1权利要求
1.一种半导体器件包括晶片；包括在所述晶片中形成的N-缓冲器中的P型结的第一电极区域；以及由包括在所述晶片中形成的第一P-基中的NP型结的第一杂质扩散区域和包括在所述晶片中形成的第二P-基中的深P-型结的第二杂质扩散区域构成的第二电极。
2. 根据权利要求1所述的半导体器件，其中所述晶片包括半导体4于底；以及在所述半导体衬底上部形成的N-漂移层。
3. 根据权利要求2所述的半导体器件，其中所述晶片进一步包括 在所述半导体衬底和所述N-漂移层之间形成的隐埋氧化物。
4. 根据权利要求1所述的半导体器件，进一步包括在所述第一电 才及区域上部形成的集电才及。
5. 根据权利要求1所述的半导体器件，进一步包括在所述第二电 极区域上部通过绝缘层分隔开形成的发射电极和栅电极。
6. 根据权利要求5所述的半导体器件，其中在所述第二 P-基中 形成所述深P-型结以连4妻所述晶片中的所述发射电才及和所述 N-漂移层。
7. 根据权利要求1所述的半导体器件，其中所述第一 P-基和所 述第二P-基在所述晶片中具有同样的深度。
8. 根据权利要求1所述的半导体器件，其中所述第二P-基具有 的宽度窄于所述第一 P-基的宽度。
9. 根据权利要求1所述的半导体器件，其中所述深P-型结具有 的宽度窄于所述第二 P-基的宽度，且深度深于所述第二 P-基 的深度。
10. 根据权利要求1所述的半导体器件，其中所述第二杂质扩散区域最4妄近所述第 一 电极区域。
11. 一种用于制造半导体器件的方法，包括下列步骤在半导体衬底上形成N-漂移层； 在所述N-漂移层中形成P-基； 在所述P-基中形成P-型结；在所述P-型结中形成注入达到所述N-漂移层的深P-型 结；以及在所述深P-型结上形成金属电极。
12. —种用于制造半导体器件的方法，包括下列步骤形成晶片；在所述晶片中限定的每一个第一杂质扩散区域和第二杂 质扩散区域中形成P-基；在所述第一杂质扩散区域的所述P-基中形成NP-型结， 且在所述第二杂质扩散区域的所述P-基中形成P型结；在所述第二杂质扩散区域中形成的所述P-型结中形成注入达到所述晶片的深P-型结；以及在所述第一杂质扩散区域中形成的每一个所述NP-型结 和在所述第二杂质扩散区域中形成的每一个所述深P-型结的 上部形成金属电极。
13. 根据权利要求12所述的用于制造所述半导体器件的方法，其 中所述第一杂质扩散区域的所述P-基和所述第二杂质扩散区 域的所述P-基以同样的深度形成在所述晶片中。
14. 根据权利要求12所述的用于制造所述半导体器件的方法，其 中所述第一杂质扩散区域的所述P-基和所述第二杂质扩散区 域的所述P-基以不同的宽度形成。
15. 根据权利要求12所述的用于制造所述半导体器件的方法，其 中所述第二杂质扩散区域的所述P-基以窄于所述第一杂质扩 散区域的所述P-基宽度的宽度形成。
16. 根据权利要求12所述的用于制造所述半导体器件的方法，其 中通过注入达到深度深于在所述第二杂质扩散区域中形成的 所述P-基的深度，宽度窄于在所述第二杂质扩散区域中形成的 所述P-型结的宽度形成所述深P-型结。
17. 根据权利要求12所述的用于制造所述半导体器件的方法，其 中通过注入达到深度深于在所述第二杂质扩散区域中形成的 所述P-基的深度，宽度窄于在所述第二杂质扩散区域中形成的 所述P-基的宽度形成所述深P-型结。
18. 根据权利要求12所述的用于制造所述半导体器件的方法，其 中所述第一杂质扩散区域和所述第二扩散区域中的所述第二 扩散区域形成在最接近发射电子的电极处。
19. 根据权利要求12所述的用于制造所述半导体器件的方法，其 中形成所述晶片包括在半导体衬底上部形成N-漂移层。
20. 根据权利要求12所述的用于制造所述半导体器件的方法，其 中形成所述晶片包括在半导体衬底上部形成隐埋氧化物；以及 在所述隐埋氧化物上部形成N-漂移层。
全文摘要
本发明涉及半导体器件的制造，以及更特别地，涉及是功率半导体器件的横向绝缘栅极双极晶体管(下文中表示为LIGBT)，制造该横向绝缘栅极双极晶体管的半导体器件及制造方法。为了减小由于空穴电流的增加出现闭锁的可能性和防止由寄生闸流晶体管运行产生的闭锁，而不劣化在制造高压功率控制器件时若干参数的性能，本发明提供了深P型结结构。
文档编号H01L29/08GK101330104SQ20081012712
公开日2008年12月24日 申请日期2008年6月19日 优先权日2007年6月20日
发明者李相容 申请人:东部高科股份有限公司