专利名称：Mos晶体管及其制造方法
技术领域：
本发明实施例涉及半导体器件，更具体地，涉及一种MOS晶 体管及其制造方法。
背景技术：
将参照附图在下文中描述常规金属氧化物半导体(MOS )晶体 管的泄漏电流(leakage current )。
图1是示出了 NMOS晶体管的电流-电压特性的曲线图。具体 的，该曲线图示出了当漏电压(drain voltage ) Vd为0.1V时亚阈值 区(sub-threshold region )中的泄漏电；充。
在图1中，横坐标表示以伏特为单位的栅电压，而纵坐标表示 以安i咅为单位的漏电流(drain current )。另夕卜，"HUMP，，表示出现 泄漏电流的情况，而"NO HUMP"表示不出玉见泄漏电流的情况。
图2是示出了边乡彖晶体管(edge transistor )和主晶体管(main transistor)的^L图。在图2中，并且箭头表示主晶体管，而细箭头表 示边缘晶体管。
参照图1所示的NMOS晶体管的电压-电流特性，可以将在亚 阈值区中出现泄漏电流的情况与不出现泄漏电流的情况进行比较。 相比于不出现泄漏电流的情况，在亚阈<i区中出现泄漏电流可能造 成更大的电功率损耗。
泄漏电流可能由不同的处理(process)引起。如图2所示的这 些关联的处理产生了边缘晶体管或寄生晶体管(parasitic transistor )。 已知的是，在边缘晶体管或寄生晶体管的亚阈值区中的低阈值电压 引起;世漏电 流o
更特别地，产生如图2所示的边缘晶体管的原因是，例如以下 首先，浅沟道隔离(STI)特4正的顶部拐角(top corner)中的棚-才及 氧化层(gate oxide layer )的变薄(thinning );第二 ，由于阱界面(well interface)中的掺杂物，例如硼，在随后的热处理期间朝着场氧4b 层(field oxide layer)的方向被隔离而引起的边缘晶体管的低阱掺 杂物浓度；第三，在棚4及氧化层和场氧化层中捕获的正(+ )或负 (-)电荷。
通常，在用来形成STI特征的蚀刻工艺之后，实施诸如STI线 性氧4b工艺(STI linear oxidation process)的高温热处理以及STI 间隙》真充至丈密4b工艺(STI gap-fill densification process )。这些后续 的工艺引起硼向线性氧化层和场氧化层扩散或迁移，其中硼对于高 电压(HV) NMOS来说用作阱掺杂物。从而，由于硼的扩散/迁移 带来了如图2所示的边缘晶体管，导致泄漏电流的增加。
具体地，HVNMOS比其他的NMOS器件具有更l氐的硼浓度。 因此，如果硼在后续的处理期间向氧化层扩散，则HVNMOS可能 比其他的NMOS器件遭受更多的问题。
发明内容
通常，本发明的示例性实施例涉及一种MOS晶体管及其制造 方法，该MOS晶体管及其制造方法基本上消除了由于相关技术的 局限性和缺点引起的 一个或多个问题。
例如，根据示例性MOS晶体管及其制造方法，可以降低泄漏 电;危，以及其j也'清况。
一种制造金属氧化物半导体(MOS)晶体管的方法可以包括 在半导体衬底上相继地堆叠衬垫氧化层和掩才莫层；图样化村垫氧化
层和掩才莫层以暴露半导体4于底的沟冲曹形成区(trench forming region );通过蚀刻所暴露的沟槽形成区来在半导体衬底中形成沟 槽；以及在包括沟槽的半导体衬底的整个表面上方形成反扩散层 (anti-diffusion layer )和氧化层。
才艮据本发明另 一实施例，4是供了 一种金属氧化物半导体(MOS ) 晶体管，该金属氧化物半导体(MOS)晶体管包括在半导体衬底 上相继堆叠的衬垫氧化层和掩^t层，其中衬垫氧化层和掩^T莫层具有 开口以暴露半导体坤于底；通过蚀刻由开口暴露的半导体坤于底的部分 区域而形成的沟槽；形成在沟槽和开口的内部，以及同样形成在掩 模层上的反扩散层；在沟槽和开口内部的反扩散层上形成的氧化 层；以及在包括部分反扩散层和全部氧化层的沟槽和开口中间隙填 充的绝纟彖层。
才艮据本发明另 一实施例，4是供了 一种金属氧化物半导体(MOS ) 晶体管，该金属氧化物半导体(MOS)晶体管包括在半导体衬底 上相继堆叠的衬垫氧化层和掩模层，其中衬垫氧化层和掩模层具有 开口以暴露半导体衬底；通过蚀刻由开口暴露的半导体坤于底的部分 区域而形成的沟槽；形成在沟槽和开口的内部，以及同样形成在掩
才莫层上的氧化层；在氧化层上形成的反扩散层；以及在包括部分反 扩散层和部分氧化层的沟槽和开口中间隙填充的绝》彖层。
提供这些概要的目的在于以简单的形式介绍一种概念的选择， 这些概念将在以下的具体实施方式
中作进一步描述。这些概要不是 为了确定所要求的主题内容的关键特征或本质特性，也不是为了用 作确定所要求的主题内容的范围的辅助。
附加特;f正将在下文中阐述，并且一部分特;f正将乂人描述中清楚;l也 知道，或者可以通过本发明的实施获知。本发明的特征可以通过在 所附的权利要求中特别指出的装置及其组合的方式来实现和获得。
者可以通过在下文中阐述的本发明的实施来获#口 。
通过结合附图给出的示例性实施例的如下描述，本发明的示例 性实施例的各方面将会变得显而易见，在附图中
图1是示出了 NMOS晶体管的电流-电压特性的曲线图2是示出了边缘晶体管和主晶体管的视图3是示出了才艮据本发明实施例的MOS晶体管的截面图；以
及
图4A到图4G是示出了用于制造才艮据本发明实施例的MOS晶 体管的方法的过考呈截面图。
具体实施例方式
在以下的本发明实施例的详细描述中，参考附图以图示的方式 示出本发明的特定具体实施方式
。在附图中，全部几个3见图中相同 的标号表示基本相同的部件。这些具体实施方式
描述的足够详细以 《吏本领域^支术人员能够实施本发明。可以利用其他的具体实施方 式，并在不脱离本发明的范围内可以作结构的、逻辑的和电的改变。 而且，可以理解的是，本发明的各种具体实施方式
，尽管不同，但_ 不是一定互相独立的。例如，在一个具体实施方式
中描述的显著净争 4正、结构或特性也可能包含在其他的具体实施方式
中。因此，以下 的具体描述不应该被局限的理解，而本发明的范围仅通过所附的权 利要求以及这些权利要求所享有的等同替换的全部范围来限定。
图3是示出了才艮据本发明实施例的MOS晶体管的截面图。
MOS晶体管可以包括半导体衬底60A、衬垫氧化层62A、掩才莫 层64A、反扩散层68、氧化层70A和变平的绝缘层(flattened insulating layer ) 72A 。
参照图3,衬垫氧化层62A和掩才莫层64A可以相继地堆叠在半 导体衬底60A上，其中穿过衬垫氧化层62A和掩模层64A形成开 口。可以通过开口暴露半导体衬底60A的部分区域。可以使用掩才莫 层64A作为蚀刻掩才莫，通过蚀刻由衬底氧化层62A和掩才莫层64A 的开口暴露的半导体衬底60A的部分区域，在半导体衬底60A中 形成沟冲曹63。
可以在包括沟槽63的半导体衬底60A的整个表面上方相继地i 形成反扩散层68和氧化层70A。在图3的结构中，在形成氧化层 70A之后，氧化物可以遭受整平(flattening)直到暴露沟槽形成区
周围的部分反扩散层68，即，形成在掩模层64A上的那部分。这 里，沟槽形成区是包括沟槽63和上述开口的区域。
在第二个可选的本发明实施例中，氧化层，诸如氧化层70A， 可以首先形成在包括沟槽63的半导体衬底60A的整个表面的上方， 其后，可以在氧〗匕层上方形成反扩散层68。
根据第一个本发明实施例，如图3所示，氧化层70A可以^又形 成在沟槽63和开口的内壁表面上，而不形成在反扩散层68的整个 表面上方。特别地，反扩散层68不4又可以形成在沟槽63和开口的 内壁表面上，而且还可以形成在掩才莫层64A上，依次的，可以^又在 形成于沟槽63和开口内部的部分反扩散层68上形成氧化层70A。
才艮据与图3的结构不同的本发明的另一个实施例，可以首先在 包括沟槽63的半导体衬底60A的整个表面的上方形成氧化层70A, 其后，可以在氧化层70A的整个表面上方形成反扩散层68。在本 实施例中，氧化层70A不^f叉可以形成在沟槽63和开口的内壁表面 上，而且还可以形成在掩才莫层64A上，依次的，可以在氧化层70A 的整个表面上方形成反扩散层68。
再次参照图3的实施例，可以在沟槽63和开口内部的反扩散 层68上形成氧化层70A。另外，可以在沟槽63和开口的内壁表面 上形成间隙填充的绝纟彖层72A，而且间隙填充绝缘层72A可以至少 在中间处理阶,史(intermediate processing stage )形成在沟才曹形成区 周围的部分反扩散层68和氧化层70A上，也就是形成在掩模层64A 上。更具体地，在反扩散层68的整个表面上方形成氧化层70A之 后，可以在氧化层70A的整个表面上方沉积绝錄_材并牛以间隙填充沟 槽63和开口 。当间隙填充的绝缘材料遭受整平(flattening )时，可 以形成变平的绝缘层72A。可以在绝缘材料和氧化层70A上实施该
整平直到暴露沟槽形成区周围的部分反扩散层68的表面，即形成 在掩4莫层64A上的那部分。
在其中反扩散层68形成在氧4匕层70A上方的本发明另一实施 例中，可以在沟槽63和开口的内部以及在形成于沟槽形成区周围 的部分氧化层70A和反扩散层68上形成间隙填充绝》彖层72A。更 具体地，在氧化层70A的整个表面上方形成反扩散层68之后，可 以在反扩散层68的整个表面上方沉积绝錄讶才并牛，以间隙i真充沟冲曹 63和开口。当间隙填充的绝》彖材料遭受整平(flattening)时，可以 形成变平的绝纟彖层72A。
在下文中，将参照附图描述用于制造MOS晶体管的示例性方法。
图4A到4G是示出了用于制造MOS晶体管的示例性方法的过 程截面图。
参照图4A，可以在半导体衬底60上方相继地堆叠衬垫氧化层 62和掩模层64。掩模层64可以是氮化层。
其后，可以在掩模层64上形成感光层图样66,以在半导体衬 底60中形成沟槽63。
参照图4B,可以使用感光层图样66来图样化衬垫氧化层62 和掩模层64,以暴露半导体衬底60的沟槽形成区。特别地，可以 使用感光层图样66作为蚀刻掩模来蚀刻衬垫氧化层62和掩模层64 以暴露将形成沟槽63的半导体衬底60的区域。
参照图4C,可以使用图样化的掩才莫层64A和衬垫氧化层62A 作为蚀刻掩模蚀刻半导体村底60被暴露的区域，来在半导体衬底
60中形成沟槽63。从而，形成具有沟槽63的半导体衬底60A，而 通过图样化的衬垫氧化层62A和掩模层64A限定了开口区。
参照图4D到图4F,可以在包括沟槽63的半导体4于底60A的 整个表面上方形成反扩散层68和氧化层70。
才艮据本发明的一个实施例，可以通过原子层沉积(Atomic Layer Deposition) (ALD )来;冗积热氧4匕物，侈'B口， fU匕铝(alumina)达 到几十埃到几百埃的厚度，在包括沟槽63的半导体衬底60A的整 个表面上方首先形成反扩散层68。这里，氧化铝可以具有稳定的材 料特性并且用AlxOy表示(这里，X可以是2，而Y可以是3)。反 扩散层68 (例如，A1203 )可以用来防止硼向绝纟彖层72A扩散，该 绝缘层72A将用作间隙填充材料。因此，在后续的热处理期间，反 扩散层68可以维持HV NMOS晶体管中基本上一致的阱掺杂物浓 度。结果，可以基本上防止边缘晶体管的形成，使得泄漏电流降低。
参照图4E，可以通过高温热处理在反扩散层68的整个表面上 方形成氧4匕层70。
参照图4D和4E，在形成反扩散层68之后，可以在反扩散层 68上形成氧化层70。氧化层70可以形成用来^是高反扩散层68和 随后形成的绝纟彖层72A之间的粘附力(adhesion )。
然而，根据本发明的另一个实施例，如图4F所示，在包括沟 槽63的半导体衬底60A的整个表面上方首先形成氧化层70之后， 可以在氧化层70的整个表面上方形成反扩散层68。
可以在900。C或更高的工艺条件下形成氧4匕层70，而利用ALD 沉积作为反扩散层68的Ab03可以在300。C或更低的温度下实施。
使用ALD的八1203的沉积温度可以低于氧化层70的形成温度以维 持HVNMOS晶体管中一致的阱掺杂物浓度。
如图4D和图4E所示，尽管一些以上的描述是关于首先形成反 扩散层68，以及其后在反扩散层68上形成氧化层70， 但是如图4F 所示，可以理解的是，以上的描述也同样是关于在形成氧化层70 之后形成反扩散层68的情况。
参照图4G，用于间隙填充包括沟槽63和开口的沟槽形成区的 绝缘材料可以沉积在半导体衬底60A的整个表面上方。
更具体地，在图3的结构中，可以在氧化层70上沉积用以间 隙:填充沟槽形成区的绝缘材料72， 诸如氧化物。然后，可以通过例 如化学机械平坦化(Chemical Mechanical Planarization, CMP ) 使绝缘材料并72和氧化层70变平，形成如图3所示的变平的绝缘层72A。 在CMP工艺中，反扩散层68可以被用作停止层(stopping layer )。
通过上面的描述可以明了，本发明实施例提供了一种MOS晶 体管及其制造方法，该方法可以降低泄漏电流，以及其他情况，从 而实现晶体管产品的特性提高。
尽管本发明已经参照示例性实施例做了描述，对于本领域的普 通技术人员可以理解的是，在不背离下述权利要求所限定的本发明 的范围内可以进行各种修改和改变。
权利要求
1. 一种用于制造金属氧化物半导体(MOS)晶体管的方法，包括在半导体衬底上相继堆叠衬垫氧化层和掩模层；图样化所述衬垫氧化层和所述掩模层以暴露所述半导体衬底的沟槽形成区；通过蚀刻所述暴露的沟槽形成区来在所述半导体衬底中形成沟槽；以及在包括所述沟槽的所述半导体衬底的整个表面上方形成反扩散层和氧化层。
2. 才艮据权利要求1所述的方法，其中，形成所述反扩散层和所述 氧化层的步骤，包4舌在包4舌所述沟槽的所述半导体^N"底的整个表面上方形成 所述氧4匕层；以及在所述氧化层的整个表面上方形成所述反扩散层。
3. 根据权利要求1所述的方法，其中，形成所述反扩散层和所述 氧化层的步艰《，包括在包括所述沟槽的所述半导体4t底的整个表面上方形成 所述反扩散层；以及在所述反扩散层的整个表面上方形成所述氧化层。
4. 根据权利要求3所述的方法，其中，通过在包括所述沟槽的所 述半导体衬底的整个表面上方沉积氧化铝来形成所述反扩散层。
5. 根据权利要求4所述的方法，其中，通过原子层沉积(ALD) 来沉积所述氧化铝。
6. 4艮据4又利要求3所述的方法，进一步包4舌在所述氧化层的整个表面上方沉积绝纟彖材津+以间隙:真充 所述沟槽形成区；以及使所述绝缘材料和所述氧化层变平直到暴露所述沟槽形 成区周围的所述反扩散层。
7. 根据权利要求6所述的方法，其中，所述绝缘材料是氧化物。
8. 根据权利要求1所述的方法，进一步包括在所述半导体衬底的整个表面上方沉积用来间隙填充所 述沟槽形成区的绝缘材料；以及使包括所述绝缘材料的所述半导体衬底的整个表面变平 以在所述沟槽形成区中形成绝缘层。
9. 一种金属氧化物半导体(MOS)晶体管，包括衬垫氧化层和掩模层，相继地堆叠在半导体衬底上，并 具有用来暴露所述半导体衬底的开口 ；沟槽，通过蚀刻由所述开口暴露的所述半导体衬底的区 域来形成；反扩散层，所述反扩散层的第一部分形成在所述沟槽和 所述开口的内部，而所述反扩散层的第二部分形成在所述掩才莫 层上；氧化层，在形成于所述沟槽和所述开口内部的所述反扩 散层的所述第一部分上形成；以及 绝缘层，-陂间隙填充在所述沟槽和所述开口中，所述沟 槽和所述开口包4舌所述反扩散层的所述第一部分以及所述全 部氧化层。
10. 根据权利要求9所述的晶体管，其中，所述反扩散层由氧化铝 制成。
11. 一种金属氧化物半导体(MOS)晶体管，包括衬垫氧化层和掩才莫层，相继地堆叠在半导体衬底上，并 具有用来暴露所述半导体衬底的开口 ；沟槽，通过蚀刻由所述开口暴露的所述半导体衬底的区 域来形成；氧化层，所述氧化层的第一部分形成在所述沟槽和所述 开口的内部，而所述氧化层的第二部分形成在所述掩才莫层上；反扩散层，形成在所述氧化层的所述第一部分和第二部 分上；以及绝纟彖层，帔间隙填充在所述沟槽和所述开口中，所述沟 槽和所述开口包括所述氧化层的所述第一部分和所述反扩散 层的相应部分。
12. 根据权利要求11所述的晶体管，其中，所述反扩散层由氧化铝制成。
全文摘要
本发明披露了一种MOS晶体管及其制造方法。用于制造MOS晶体管的方法可以包括在半导体衬底上相继地堆叠衬垫氧化层和掩模层，图样化衬垫氧化层和掩模层以暴露半导体衬底的沟槽形成区，通过蚀刻所暴露的沟槽形成区来在半导体衬底中形成沟槽，以及在包括沟槽的半导体衬底的整个表面上方形成反扩散层和氧化层。该方法可以降低泄漏电流，以及其他情况，使得晶体管产品的特性提高。
文档编号H01L29/66GK101393870SQ20081016133
公开日2009年3月25日 申请日期2008年9月19日 优先权日2007年9月20日
发明者金廷澔 申请人:东部高科股份有限公司