专利名称：非易失性存储器件的制作方法
技术领域：
本发明涉及非易失性存储器件。本发明尤其涉及包括夹在电极对之间的硫系材料
的非易失性存储器件，该非易失性存储器件通过电阻开关技术来存储信息。
背景技术：
非易失性存储器件的当前市场由闪速存储器件为主。这些器件将信息存储在存储 单元阵列中，每个存储单元都包括浮栅晶体管。随着闪速存储器件的存储密度的增加，器 件的单个存储单元的尺寸降低。会预料到由于基本物理限制，闪速存储器件将会面临超越 45nm工艺节点的縮放比例问题。闪速存储器件的写速度和持续时间也会受到设计局限的限制。 当前被认为有潜力克服闪速存储器件的上述限制的新兴存储技术是电阻开关存 储技术。电阻开关存储器件通常通过施加特定电流或电压引起活性材料的电阻变化来存储信息。 适于电阻开关存储器件的已知活性材料是硫系玻璃。采用该活性材料的存储器件 包括存储单元阵列，每个存储单元都包括夹在电极对之间的硫系玻璃。通过施加电流引起 的热从而把硫系材料从低电阻的晶态切换到高电阻的非结晶态，可以把信息存储在器件的 单元中。通过施加阈值电压，可以把该材料切换回到晶态。这种器件也被称为相变存储器 件。 由于低电压工作(处于l-2v的量级)以及期待更好的存储密度以获得较低开关 电流，所以上述已知的电阻开关存储器件被认为是比较有提升空间的。在90nm以下技术节 点的最近样机中，据报道开关电流处于几百毫安的范围内。然而，仍待证明开关电流是否能 降低远低于100iiA。 另一作为闪速存储技术替代的新兴存储技术是可编程金属化单元(PMC)存储技 术。在该技术中的存储开关机制是导电丝的电解形成和断开。已证明通过施加0. 2v以及 10iiA—样低的电流可以切换使用该技术的存储单元。倘若可以对纤丝的密度加以控制，则 该技术有望得到提升。然而，存在很多与可编程金属化单元存储技术有关的问题，尤其涉及 随时间以稳定方式保持数据的能力。 在当前情况下，仍然需要具有小开关电流和电压需求的可靠的电阻开关存储器 件。
发明内容
根据本发明的第一方面，提供了一种存储器件，包括存储数据的存储单元阵列和 向存储单元施加电压来把数据写入存储单元的电压施加单元，其中每个存储单元都具有含 铜的第一层，所述第一层与含硫系材料的第二层接触，其中电压施加单元被布置成通过在 第一阻态与第二较低阻态之间切换每个单元来写数据，其中电压施加单元被布置成通过在 第一层和第二层上施加电位差使得第一层上的电位比第二层上的电位高0. 5v或更小，来
4把单元切换到第一阻态，并且其中电压施加单元被布置成通过在第一层和第二层上施加电 位差使得第二层上的电位比第一层上的电位高0. 5v或更小，来把单元切换到第二阻态。
本发明人发现，当铜与硫系材料接触时，通过在材料上施加相反极性的低电压可 以在不同的阻态之间切换双材料叠层。在不受理论限制的情况下，认为在材料之间产生界 面层，并且根据所施加电压的极性，该界面层具有可在两个值之间变换的较高电阻。
因此，本发明提供了一种以低开关电压，尤其是低于0.5v或更小的低开关电压下 工作的存储器件。因此，开关电压明显低于已知的相变存储器的电压，其中硫系材料在高 阻、非结晶态以及低阻结晶态之间切换。 本发明的存储器件的开关机制还被认为完全不同于可编程金属化单元的开关机
制，原因在于根据本发明的存储器件的操作被认为涉及形成具有可变电阻的界面层。已发
现本发明的两个阻态都涉及明显比作为器件的基础的硫系材料的电阻高的电阻。相反，可
编程金属化单元的开关机制涉及具有内部电极材料的导电丝的电解形成。同样地，可编程
金属化层的阻态之一涉及明显比内部电极材料的正常电阻低的相对低的电阻。 电压施加单元优选地被布置成通过向铜层施加正或负电位并且将硫系材料层保
持在Ov来在第一阻态与第二阻态之间切换。 对于每个存储单元的多种布置是可行的，只要它们都具有上述的彼此接触的第一 层和第二层。例如，第一层可以作为用于施加电压的第一 电极，每个存储单元还可以包括形 成在第二层表面上不与第一电极接触的第二电极。在此情况下，第二电极优选地是金属化 电极，诸如钨。 可替代地，每个存储单元还可以包括形成在第一层的不与第二层接触的表面上的 第一电极，以及形成在第二层的不与第一层接触的表面上的第二电极。在此情况下，第一电 极和第二电极中的一个或者两者优选地是金属化电极，诸如钨。 第二层优选地包含掺杂金属的SbTe硫系材料，尽管当然可以采用其他硫系材料。 第二层的硫系材料应当基本上(优选地全部)处于非结晶态。 如上所述，每个单元可以通过向第一层施加0. 5v或更小的相反极性电压在第一 阻态与第二阻态之间切换。然而，已发现可以使用明显较低的开关电压，例如，优选地是 0. 4v或更小，更优选地是0. 3v或更小，最优选地是0. 25v或更小。 电压施加单元优选地被布置成提供具有最大为大约lOyA或更小的电流的电压。 同样地，该存储器件具有极低的功耗。 在多个实施例中，在第一阻态与第二阻态的每个阻态中，每个存储单元的第一层 和第二层上的电阻高于第一层与第二层分开考虑时的电阻之和。 根据本发明的第二方面，提供了一种向存储器件写数据的方法，所述存储器件包 括存储数据的存储单元阵列，每个存储单元都具有含铜的第一层，所述第一层与含硫系材 料的第二层接触，其中所述方法包括通过在第一层和第二层上施加电位差使得第一层上 的电位比第二层上的电位高O. 5v或更小，来把单元切换到第一阻态；并且通过在第一层和 第二层上施加电位差使得第二层上的电位比第一层上的电位高O. 5v或更小，来把单元切 换到第二阻态，其中第二阻态是比第一阻态低的阻态。 根据本发明的方法可以涉及上述存储器件的操作。具体地说，电位差可以通过电 压施加单元施加在第一层和第二层上。
5
在该方法中，在第一阻态和第二阻态两者中，第二层的硫系材料优选地基本处于非结晶态。同样地，两个阻态都涉及较高的电阻。 在优选实施例中，把单元切换到第一阻态和第二阻态的步骤包括在第一层和第二层上施加0.25v或更小的电位差。流过第一层和第二层的电流优选地为lOyA或更小。同样地，该方法涉及极低功耗。
下面将参考附图仅以示例方式描述本发明的优选实施例，其中 图1是用于说明根据本发明的存储器件的实施例的示意图； 图2是示出了图1所示存储单元的电流_电压特性的曲线图； 图3是说明实现根据本发明的存储器件的可行机制的示意图； 图4是说明形成图1所示存储单元的方法的示意图；以及 图5是示出图1所示存储单元的电阻如何根据单元尺寸縮放的曲线图。
具体实施例方式
本发明提供了一种存储器件，包括存储数据的存储单元阵列以及用于向存储单元施加电压来向存储单元写数据的电压施加单元。在该器件中，每个存储单元都包括彼此接触的由铜构成的第一层和由硫系材料构成的第二层。电压施加单元被布置成通过在第一阻态和第二较低阻态之间切换单元来把数据写入单元中。 通过向第一层和第二层上施加电位差使得第一层上的电位比第二层上的电位高0. 5v或更小来实现向第一阻态的切换。通过向第一层和第二层上施加电位差使得第二层上的电位比第一层上的电位高0. 5v或更小来实现向第二阻态的切换。 在多个实施例中已发现，与O. 2v—样低的电压足够来在各个阻态之间切换。结合极小的电流，得到了低功耗的存储器。 图1示出了根据本发明的第一实施例的存储器件的存储单元1的结构。尽管在图中未示出，存储器件包括多个示出的存储单元1、以及向存储单元1施加预定电压的电压施加单元。 参考附图，存储单元1包括夹在第一电极层5和第二电极层7之间的掺杂金属的SbTe硫系材料层3。 掺杂金属的SbTe硫系材料对于本领域技术人员来说是已知的，并且在M. H. R. Lankhorst等人于2005年在Nature Materials上第4巻第347-352页发表的题为"Low-cost and Nanoscale Non_volatileMemory Concept for Future Silicon Chips，，中给出更具体的描述，其全部内容引入于此作为参考。硫系材料层3处于非结晶态。
顶部的第一电极5由铜构成，底部的第二电极7由钨构成。第一电极5和第二电极7与硫系材料层3的相反两面直接接触，并且彼此面对。 整个存储单元1形成在硅基片9上，存储器件的其他部分也以硅基片为基础。尽管图中未示出，但是在基片9与第一电极5之间提供了许多层。这些层可以包括Si02绝缘层以及连接到下面的MOS或双极性晶体管的钨基连接层。适合的基础结构对于本领域技术人员来说是已知的。
存储器件的电压施加单元(未示出)被布置成在第一电极5和第二电极7上施加预定电压。 图2是示出了图1所示的存储单元1在电极5、7上测量的电流-电压特性的曲线
图。所示的电压施加到顶部的第一电极5的电压，而另一个电极7处于0v。 参考附图，可以看出存储单元l具有三个不同的具有不同电流-电压特性的"阻
态"11、13、15。第一阻态11和第二阻态13在0. 3v正电压以上具有相似的特性，但是在所
示的其他电压下，第一阻态11通常展示出比第二阻态13高的电阻。第三阻态15在所示出
的所有电压下都与其它阻态不同，并且通常展示出三个阻态中的最高电阻。 最初，存储单元1处于第一阻态11或者第三阻态15。本发明并没有采用第三阻态
15。如果发现存储单元处于第三阻态15，则通过向第一电极5施加刚刚小于lv的电压来切
换到第一阻态11。该过程被称为"形成"步骤，并且只执行一次，从而使得存储单元1准备
用于写入和读取数据。 在使用中，通过在第一阻态11和第二阻态13之间切换存储单元来把数据写入存储单元1中。典型地，第一阻态11代表存储的二进制"l"，而第二阻态13代表存储的二进制"0"。 通过向第一电极5施加负0. 2v的电压来把存储单元1从第一阻态11切换到第二阻态13。通过向第一电极5施加正0. 2v的电压来把存储单元1从第二阻态13切换到第一阻态11。存储单元1可以在第一阻态11和第二阻态13之间重复循环，并且已发现这些阻态是非易失性的。 还没有完全理解形成不同阻态的具体机制。然而，认为高电阻界面层可以形成在第一电极5的铜与硫系材料3之间，S卩，与这些层串连。而且，认为施加相反极性的小电压可以足够在界面层引起氧化和还原。在任何情况下，已发现存储单元在第一阻态11和第二阻态13中的电阻高于第一电极5与硫系材料3在彼此分开时的电阻之和。
可替代地，第一电极5中的铜与硫系材料层3有可能相互作用形成含有大量陷阱的界面层。施加相反极性的小电压可以控制对陷阱的填充和清空，从而控制界面层的电阻。
作为另一替代，第一电极5中的铜与硫系材料层3之间形成的高电阻界面层有可能经历导电丝的形成和断开。图3示意性地示出了该机制。 在图3(a)中，存储单元的均匀界面层6展示了相对高的电阻。在图3(b)中，导电丝形成在界面层6中，从而降低其电阻。界面层6的电阻通过形成或断开纤丝得以控制。在(a)和(b)两者中，界面层6与硫系材料层3串连地布置，从而硫系材料层3会促成存储单元在两种阻态下的电阻。 在使用中，通过在电极5和7上施加小电压(小于开关电压)来从存储单元1中读取数据。随后电流被感测、放大并测量以确定存储单元1所处的阻态。因为读取电压小，所以它们不会影响存储单元1的阻态。 将参考图4简要说明形成图1所示存储单元1的方法。可以使用各种传统半导体处理技术形成存储单元l，借此可以实现高存储单元密度。在Kozicki等人于2005年在IEEE Transactions onNanotechnology第4巻第331-338页上公开的题为"Nanoscalememoryelements based on Solid-state Electrolytes''用于形成可编禾呈金属化单元的技术尤其适用，其全部内容并入于此作为参考。
存储单元1通常形成在用于切换目的的M0S或双极性晶体管上。本领域技术人员对于存储器件中这些类型的晶体管的形成是熟悉的，因此将不再提供对晶体管的形成的具体描述。 在如上所述形成存储单元的晶体管之后，如图4所示，在Si02绝缘层19上形成钨层17形式的连接。使用化学气相沉积(CVD)工艺把钨直接沉积在绝缘层19上，随后进行化学机械抛光(CMP)来形成钨连接17。钨连接17可以采取插塞或衬里(plug or line)的形式。 接下来，将电介质叠层21沉积在钨层17上。电介质叠层21可以由在后段制程(back-end-of-line)处理中使用的典型SiC或Si02叠层构成。 在沉积电介质叠层21之后，通过干法蚀刻在叠层21上开孔23。将孔23开得足够深以暴露电介质叠层21下面的钨层17。孔23的直径例如可以是40nm。
在开孔23之后，在孔23中以及电介质叠层21上沉积硫系材料25。在室温下通过溅射法沉积硫系材料25。可替代地，可以采用保形化学气相沉积或原子层沉积工艺来沉积硫系材料25。随后可以把硫系材料25向下平整到电介质叠层21。 在沉积硫系材料25之后，通过溅射法在硫系材料25上沉积铜层27 。随后在低温
处理下对硫系材料25和铜层27进行图案化处理以形成顶部电极连接。 如图4所示，所得到的存储单元1可以形成极小尺寸。图5示出了图1和图4所
示的存储单元的电阻如何随着单元尺寸进行縮放。 在图中，绘出了单元电阻与单元尺寸的曲线。方形和菱形标记代表根据本发明的存储单元的第一阻态和第二阻态的测量值。三角形标记代表分离的非结晶的硫系材料的理论电阻值，对于给定单元尺寸，硫系材料的电阻比根据本发明的存储单元的任何阻态的电阻都低。 在图中可以看出硫系材料的电阻随着单元尺寸的减小而增大。可以预见电阻的这种变化趋势也是根据本发明的存储单元的阻态的电阻变化趋势。 为了进行比较，在图中还用圆形标记示出了单元尺寸为40nm的可编程金属化单元的两个状态的电阻。 可以看出，在单元尺寸为40nm的情况下，分离的非结晶硫系材料的电阻略大于可编程金属化单元的较低阻态。如上面所指出的，对于给定的单元尺寸，根据本发明的存储单元的两个阻态的电阻都大于分离的硫系材料的电阻。因此，期望根据本发明的存储单元的较低阻态的电阻大于可编程金属化单元的较低阻态的电阻。因此，对于给定的单元尺寸，期望根据本发明的存储单元与可编程金属化单元相比具有较低的电流以及由此引起的较低功耗。 如上所述，本发明提供了一种具有可以以高密度提供的存储单元阵列的存储器件。将单元在两个高阻态之间切换来把数据存储在存储单元中。使用低电压和低电流来执行切换，因此存储器的功耗很低。 上面描述了本发明的优选实施例。然而，对于本领域技术人员来说明显的是可以
在不脱离由权利要求所限定的本发明的保护范围的情况下作出各种改变和变型。 例如，存储单元可以具有作为上述那些结构的各种替代结构，只要存在与非结晶
硫系材料接触的铜层即可。
8
上面描述了形成根据本发明的存储单元的一个方法，但是其他适合的方法对于本领域技术人员来说是已知的。例如，在双重金属镶嵌方案中，可以实现双绝缘叠层，随后可以为硫系材料开孔，以及为铜电极开深槽。 上面针对具有其中铜层与硫系材料层接触的单元的存储器件描述了本发明。然而，可以使用其他金属来替代铜。认为诸如Ti、Ta、Al、Ni之类的可氧化金属是适合的。
权利要求
一种存储器件，包括用于存储数据的存储单元阵列和用于向存储单元施加电压来把数据写入存储单元的电压施加单元，其中每个存储单元都具有含铜的第一层，所述第一层与含硫系材料的第二层接触，其中电压施加单元被布置成通过在第一阻态与第二较低阻态之间切换每个存储单元来写数据，其中电压施加单元被布置成通过在第一层和第二层上施加电位差使得第一层上的电位比第二层上的电位高0.5v或更小，来把存储单元切换到第一阻态，并且其中电压施加单元被布置成通过在第一层和第二层上施加电位差使得第二层上的电位比第一层上的电位高0.5v或更小，来把存储单元切换到第二阻态。
2. 根据权利要求1所述的存储单元，其中第一层是第一电极，并且其中每个存储单元 还包括在第二层的不与第一电极接触的表面上形成的第二电极。
3. 根据权利要求1所述的存储单元，其中第二电极包括钨。
4. 根据权利要求l所述的存储单元，其中每个存储单元还包括在第一层的不与第二 层接触的表面上形成的第一电极，以及在第二层的不与第一层接触的表面上形成的第二电 极。
5. 根据权利要求1所述的存储单元，第一电极和第二电极中的一个或者两者包括钨。
6. 根据前述任一权利要求所述的存储器件，其中第二层包括掺杂金属的SbTe硫系材料。
7. 根据前述任一权利要求所述的存储器件，其中第二层的硫系材料基本上处于非结晶态。
8. 根据前述任一权利要求所述的存储器件，其中电压施加单元被布置成通过向第一层 和第二层施加电位差使得第一层上的电位比第二层上的电位高0. 25v或更小来把存储单 元切换到第一阻态，并且其中电压施加单元被布置成通过在第一层和第二层上施加电位差 使得第二层上的电位比第一层上的电位高0. 25v或更小来把存储单元切换到第二阻态。
9. 根据前述任一权利要求所述的存储器件，其中电压施加单元被布置来提供最大为 10iiA或更小的电流。
10. 根据前述任一权利要求所述的存储器件，其中，在第一阻态与第二阻态的每个阻 态中，每个存储单元的第一层和第二层上的电阻高于第一层与第二层分开考虑时的电阻之 和。
11. 一种向存储器件写数据的方法，所述存储器件包括存储数据的存储单元阵列，每个 存储单元都具有含铜的第一层，所述第一层与含硫系材料的第二层接触，其中所述方法包括通过在第一层和第二层上施加电位差使得第一层上的电位比第二层上的电位高0. 5v 或更小，来把存储单元切换到第一阻态；并且通过在第一层和第二层上施加电位差使得第二层上的电位比第一层上的电位高0. 5v 或更小，来把存储单元切换到第二阻态，其中第二阻态是比第一阻态低的阻态。
12. 根据权利要求11所述的方法，其中在第一阻态和第二阻态中，第二层的硫系材料 基本上处于非结晶态。
13. 根据前述任一权利要求所述的方法，其中把存储单元切换到第一阻态的步骤包括 在第一层和第二层上施加电位差使得第一层上的电位比第二层上的电位高O. 25v或更小，并且其中把存储单元切换到第二阻态的步骤包括在第一层和第二层上施加电位差使得第 二层上的电位比第一层上的电位高0. 25v或更小。
14.根据前述任一权利要求所述的方法，其中把存储单元切换到第一阻态和第二阻态 的步骤包括提供流过第一层和第二层的最大为10 A或更小的电流。
全文摘要
存储器件包括存储数据的存储单元阵列和向存储单元施加电压来把数据写入存储单元的电压施加单元。每个存储单元都具有包含铜的第一层，所述第一层与包含硫系材料的第二层接触。电压施加单元被布置成通过在第一阻态与第二较低阻态之间切换每个单元来写数据。电压施加单元被布置成通过在第一层和第二层上施加电位差使得第一层上的电位比第二层上的电位高0.5V或更小，来把单元切换到第一阻态。电压施加单元被布置成通过在第一层和第二层上施加电位差使得第二层上的电位比第一层上的电位高0.5V或更小，来把单元切换到第二阻态。在阻态之间切换时的电流小于10μA。该器件的存储单元可以在阻态之间反复触发，并且阻态是非易失性的。
文档编号H01L45/00GK101743649SQ200880014411
公开日2010年6月16日 申请日期2008年4月30日 优先权日2007年5月1日
发明者卢多维克·古克斯, 德克·武泰斯, 托马斯·吉勒, 朱迪思·里索尼 申请人:校际微电子中心;Nxp股份有限公司