半导体装置及其制造方法

专利名称：半导体装置及其制造方法
技术领域：
本发明涉及半导体装置及其制造方法，尤其涉及具有位线和与之交叉 的字线的半导体装置及其制造方法。
背景技术：
具有位线和与之正交的字线的半导体装置的构造，有助于存储单元面 积的降低，对于半导体装置微细化的发展极其重要。为了在这样的构造中
得到所希望的特性，需要使杂质分布图(impurityprofile)恰当化。
作为形成具有位线和与之正交的字线的半导体装置的方法，例如有以 下的方法(例如参照专利文献l)。
首先，在第一导电型的半导体基板上形成依次层叠了下部氧化膜、氮 化膜、上部氧化膜的ONO膜。接着，利用掩模图案将ONO膜的一部分以 条纹状除去。然后，向第一导电型半导体基板的被除去了 ONO膜的部分 注入第二导电型的杂质，形成位线。接着，在除去了掩模图案之后，在位 线上形成绝缘膜。紧接着，在堆积了导电性材料后，通过选择性地除去所 堆积的导电性材料，在与位线延伸的方向正交的方向形成字线。专利文献1特开2001 —077220号公报
但是，在上述现有的半导体装置中存在着下述问题随着半导体装置 的微细化进展，窄沟道效应及短沟道效应的影响越来越显著化。
窄沟道效应是因为沟道宽度变窄，导致用于分离位线的杂质混入到沟 道区域，而使得阈值电压增高的现象。
作为分离相邻的位线的方法， 一般采用在形成了字线后，向字线间注 入第一导电型的杂质的方法。由于这种利用了 PN结的相邻位线的分离法 在单元面积降低方面出色，所以，在要求微细化的存储单元中是有用的。 但是，如果微细化进一步发展，则注入到字线间的第一导电型杂质会扩散 到字线之下，导致窄沟道效应的影响增大。
6短沟道效应是阈值电压因穿通电流增加等而减少的现象，由于位线的 杂质浓度增高等而引起。
为了使半导体装置微细化，需要降低位线衬里部的间距，减少单元面
积。因此，增高位线的杂质浓度、降低位线的电阻是重要的。 一般在位线
的形成中注入lX10'Vcrt^等级的杂质。但是，如果进行这样高浓度的杂
质注入，则短沟道效应的影响增大。
这样，为了使具有位线和与之正交的字线的半导体装置进一步微细 化，要求能够恰当控制字线间或位线等的杂质分布图。

发明内容
本发明为了解决上述现有的问题而提出，其目的在于，提供能够恰当 控制字线间或位线等的杂质分布图、可实现进一步的微细化的半导体装置 及其制造方法。
为了实现上述目的，使本发明的半导体装置成为扩散层含有扩散抑制 物的构成。
具体而言，本发明涉及的第一半导体装置具备以条纹状形成于第一
导电型半导体基板，作为第二导电型杂质的扩散层的多条位线；形成在半 导体基板上的多条位线彼此之间的区域的多个栅极绝缘膜；隔着各栅极绝 缘膜形成在半导体基板上，沿着与多条位线交叉的方向延伸的多条字线； 和形成在半导体基板的多条字线彼此之间的区域，作为第一导电型杂质的 扩散层的多个位线分离扩散层；各位线分离扩散层含有抑制杂质扩散的扩 散抑制物。
对于第一半导体装置而言，位线分离扩散层含有抑制杂质扩散的扩散 抑制物。因此，可抑制用于分离位线的第一导电型杂质的扩散。从而，不 仅可充分确保位线的分离特性，而且能够抑制窄沟道效应。结果，能够进 一步发展具有位线和与之正交的字线的半导体装置的微细化。
在第一半导体装置中，可以在各栅极绝缘膜的与各字线的侧端部相接 的区域中含有扩散抑制物。
本发明涉及的第二半导体装置具备以条纹状形成于第一导电型半导 体基板，作为第二导电型杂质的扩散层的多条位线；形成在半导体基板上
7的多条位线彼此之间的区域的多个栅极绝缘膜；和隔着各栅极绝缘膜形成 在半导体基板上，沿着与多条位线交叉的方向延伸的多条字线；各位线含 有抑制杂质扩散的扩散抑制物。
对于第二半导体装置而言，位线含有抑制杂质扩散的扩散抑制物。因 此，即使在提高了位线的杂质注入量的情况下，也能够抑制杂质的扩散。 从而，不仅可抑制短沟道效应，而且还可以使位线低电阻化。结果，能够 进一步发展具有位线和与之正交的字线的半导体装置的微细化。
在第二半导体装置中，各字线含有形成在各栅极绝缘膜上的多个下 层导电膜、和形成在多个下层导电膜上并将多个下层导电膜彼此电连接的 上层导电膜。
第二半导体装置中，在栅极绝缘膜的与位线相邻的区域含有扩散抑制物。
在第一及第二半导体装置中，栅极绝缘膜由具有从下侧依次形成的下 部氧化膜、氮化膜及上部氧化膜的ONO膜构成。
在第一及第二半导体装置中，栅极绝缘膜由具有从下侧依次形成的下
部氧化膜、氮化膜及上部氧化膜的ONO膜构成，在上部氧化膜中偏析有
扩散抑制物。
在第二半导体装置中，栅极绝缘膜由具有从下侧依次形成的下部氧化
膜、氮化膜及上部氧化膜的ONO膜构成，氮化膜含有扩散抑制物。该情 况下，也可以在上部氧化膜中偏析有扩散抑制物。
在第一及第二半导体装置中，扩散抑制物含有氮、氟、碳、铟、锗及 硅中的至少一个。
本发明涉及的第一半导体装置的制造方法包括在第一导电型半导体
基板上形成了第一绝缘膜形成膜后，通过选择性地除去所形成的第一绝缘
膜形成膜，来形成条纹状的多个第一绝缘膜的工序(a);向半导体基板
的多个第一绝缘膜彼此之间的区域导入第二导电型杂质，形成多条位线的
工序(b);在各位线上形成位线上绝缘膜的工序(C);工序(C)之后， 在半导体基板上的整个面形成第一导电膜的工序(d);选择性地除去第 一导电膜，形成沿着与多条位线交叉的方向延伸的多条字线的工序(e); 和向半导体基板的多条字线彼此之间的区域导入了抑制杂质扩散的扩散抑制物之后，通过导入第一导电型杂质来形成多个位线分离扩散层的工序 (f)。
第一半导体的制造方法具备在向半导体基板的多条字线彼此之间的 区域导入了抑制杂质扩散的扩散抑制物之后，通过导入第一导电型杂质来 形成多个位线分离扩散层的工序。因此，能够抑制位线分离扩散层的杂质 扩散。从而，不仅可充分确保位线的分离特性，而且能够抑制窄沟道效应。 结果，能够进一步发展具有位线和与之正交的字线的半导体装置的微细 化。
在第一半导体装置的制造方法中，可以在工序(f)中向各第一绝缘膜 的与各字线的侧端部相接的区域导入扩散抑制物。
在第一半导体装置的制造方法中，第一绝缘膜是具有下部氧化膜、氮 化膜及上部氧化膜的ONO膜，在工序(f)中向字线注入扩散抑制物，还 具备在工序(f)之后，通过热处理使工序(f)中注入到字线的扩散抑制 物偏析到上部氧化膜的附近的工序(g)。
本发明涉及的第二半导体装置的制造方法包括在第一导电型半导体 基板上形成了第一绝缘膜形成膜后，通过选择性地除去所形成的第一绝缘
膜形成膜，来形成条纹状的多个第一绝缘膜的工序(a);向半导体基板
的多个第一绝缘膜彼此之间的区域导入抑制杂质扩散的扩散抑制物之后， 导入第二导电型杂质，形成多条位线的工序(b);在各位线上形成位线
上绝缘膜的工序(c);和工序(c)之后，在半导体基板上的整个面形成
第一导电膜之后，通过选择性地除去所形成的第一导电膜，形成沿着与位
线交叉的方向延伸的多条字线的工序(d)。
第二半导体装置的制造方法具备向第一绝缘膜彼此之间的区域导入 抑制杂质扩散的扩散抑制物之后，导入第二导电型杂质，形成多条位线的 工序。因此，可抑制位线的杂质扩散。从而，不仅可抑制短沟道效应，而 且还可以使位线低电阻化。结果，能够进一步发展具有位线和与之正交的 字线的半导体装置的微细化。
本发明涉及的第三半导体装置的制造方法包括在第一导电型半导体 基板上依次形成了第一绝缘膜形成膜、第一导电膜形成膜及掩模图案之 后，通过利用掩模图案选择性地除去第一绝缘膜形成膜及第一导电膜形成膜，来形成层叠有第一绝缘膜、第一导电膜及掩模图案的条纹状的多个层 叠膜的工序(a);在向半导体基板的多个层叠膜彼此之间的区域导入了 抑制杂质扩散的扩散抑制物之后，导入第二导电型杂质，形成多条位线的 工序(b);工序(b)之后，按照掩埋多个层叠膜彼此之间的区域的方式 形成位线上绝缘膜的工序(C);和工序(C)之后，在半导体基板上的整 个面形成了第二导电膜之后，通过选择性地除去所形成的第二导电膜及第 一导电膜，形成分别具有多个下层导电膜、将该多个下层导电膜电连接的 上层导电膜并沿着与位线交叉的方向延伸的多条字线的工序(d)。
第三半导体装置的制造方法具备在向层叠膜彼此之间的区域导入了 抑制杂质扩散的扩散抑制物之后，通过导入第二导电型杂质来形成多条位 线的工序。因此，能够向第一绝缘膜注入扩散抑制物。从而，不仅可抑制 位线的杂质扩散，还能够提高第一绝缘膜的膜质及陷阱特性。
在第二及第三半导体装置的制造方法中，可以在工序(b)中向各第 一绝缘膜的与各位线相邻的区域导入扩散抑制物。
在第三半导体装置的制造方法中，第一绝缘膜是具有下部氧化膜、氮
化膜及上部氧化膜的ONO膜，在工序(b)中向第一导电膜注入扩散抑制
物，还具备在工序(b)之后，通过热处理使工序(b)中注入到第一导电 膜的扩散抑制物偏析到上部氧化膜的附近的工序(g)。
在第三半导体装置的制造方法中，第一绝缘膜是具有下部氧化膜、氮
化膜及上部氧化膜的ONO膜，在工序(b)中向第一导电膜注入扩散抑制 物，注入到第一导电膜的扩散抑制物被导入到氮化膜。该情况下，还可以 具备在工序(b)之后，通过热处理使工序(b)中注入到第一导电膜的扩 散抑制物偏析到上部氧化膜的附近的工序(g)。
在本发明的半导体装置的制造方法中，扩散抑制物含有氮、氟、碳、 铟、锗及硅中的至少一个。
根据本发明涉及的半导体装置及其制造方法，可以恰当控制字线间或 位线等的杂质分布图，可实现能够更微细化的半导体装置及其制造方法。


图1 (a)及(b)是表示本发明的第一实施方式涉及的半导体装置的
10剖面图，(a)是栅极长度方向的剖面，(b)是栅极宽度方向的剖面。
图2 (a)及(b)是表示本发明的第一实施方式涉及的半导体装置的 制造方法的一个工序的剖面图，(a)是栅极长度方向的剖面，(b)是栅 极宽度方向的剖面。
图3 (a)及(b)是表示本发明的第一实施方式涉及的半导体装置的 制造方法的一个工序的剖面图，(a)是栅极长度方向的剖面，(b)是栅 极宽度方向的剖面。
图4 (a)及(b)是表示本发明的第一实施方式涉及的半导体装置的 制造方法的一个工序的剖面图，(a)是栅极长度方向的剖面，(b)是栅 极宽度方向的剖面。
图5 (a)及(b)是表示本发明的第一实施方式涉及的半导体装置的 制造方法的一个工序的剖面图，(a)是栅极长度方向的剖面，(b)是栅 极宽度方向的剖面。
图6 (a)及(b)是表示本发明的第二实施方式涉及的半导体装置的 剖面图，(a)是栅极长度方向的剖面，(b)是栅极宽度方向的剖面。
图7 (a)及(b)是表示本发明的第二实施方式涉及的半导体装置的 制造方法的一个工序的剖面图，(a)是栅极长度方向的剖面，(b)是栅 极宽度方向的剖面。
图8 (a)及(b)是表示本发明的第二实施方式涉及的半导体装置的 制造方法的一个工序的剖面图，(a)是栅极长度方向的剖面，(b)是栅 极宽度方向的剖面。
图9 (a)及(b)是表示本发明的第二实施方式涉及的半导体装置的 制造方法的一个工序的剖面图，(a)是栅极长度方向的剖面，(b)是栅 极宽度方向的剖面。
图10 (a)及(b)是表示本发明的第二实施方式涉及的半导体装置的 制造方法的一个工序的剖面图，(a)是栅极长度方向的剖面，(b)是栅 极宽度方向的剖面。
图11 (a)及(b)是表示本发明的第三实施方式涉及的半导体装置的 剖面图，(a)是栅极长度方向的剖面，(b)是栅极宽度方向的剖面。
图12 (a)及(b)是表示本发明的第三实施方式涉及的半导体装置的制造方法的一个工序的剖面图，(a)是栅极长度方向的剖面，(b)是栅 极宽度方向的剖面。
图13 (a)及(b)是表示本发明的第三实施方式涉及的半导体装置的 制造方法的一个工序的剖面图，(a)是栅极长度方向的剖面，(b)是栅 极宽度方向的剖面。
图14 (a)及(b)是表示本发明的第三实施方式涉及的半导体装置的 制造方法的一个工序的剖面图，(a)是栅极长度方向的剖面，(b)是栅 极宽度方向的剖面。
图15 (a)及(b)是表示本发明的第三实施方式涉及的半导体装置的 制造方法的一个工序的剖面图，(a)是栅极长度方向的剖面，(b)是栅 极宽度方向的剖面。
图中ll一半导体基板，12 —第一绝缘膜，12A —下部氧化膜，12B 一氮化膜，12C —上部氧化膜，12a—栅极绝缘膜，14一位线，15 —位线上 绝缘膜，16 —字线，18 —位线分离扩散层，18A —杂质，18B —扩散抑制 物，23 —掩模图案，31—半导体基板，32 —第一绝缘膜，32A—下部氧化 膜，32B—氮化膜，32C —上部氧化膜，32a—栅极绝缘膜，34—位线，34A 一杂质，34B —扩散抑制物，35 —位线上绝缘膜，36 —字线，36A —下层 导电膜，36B —上层导电膜，43 —掩模图案，45 —位线上绝缘膜，54 —氮 化膜，55 —下层导电膜形成膜，56—层叠膜。
具体实施例方式
(第一实施方式)
参照附图，对本发明的第一实施方式进行说明。图1 (a)及(b)是 表示第一实施方式涉及的半导体装置的剖面图，(a)是栅极长度方向的 剖面，(b)是栅极宽度方向的剖面。
如图1所示，在第一导电型半导体基板11上形成有沿着第一方向(栅 极宽度方向)延伸的位线14。半导体基板11上形成有沿着与第一方向交 叉的第二方向(栅极长度方向)延伸的字线16。位线14是第二导电型杂 质的扩散层。优选第一方向与第二方向正交。
在半导体基板11的位线14彼此之间的区域上，形成有沿第一方向延伸的第一绝缘膜12。第一绝缘膜12是具有依次层叠的下部氧化膜12A、 氮化膜12B和上部氧化膜12C的ONO膜。第一绝缘膜12中的形成在字 线16下侧的部分，作为栅极绝缘膜12a发挥功能。
在半导体基板11的位线14上，形成有将位线14与字线16绝缘的位 线上绝缘膜15。
在半导体基板11的字线16彼此之间的区域，形成有位线分离扩散层 18。位线分离扩散层18含有第一导电型杂质18A和扩散抑制物18B。
下面参照附图，对本实施方式涉及的半导体装置的制造方法进行说 明。其中，在图2 5中，(a)表示栅极长度方向的剖面，(b)表示栅 极宽度方向的剖面。首先，如图2所示，在半导体基板11上依次层叠下 部氧化膜(下部SiCb膜)12A、氮化膜(SiN膜)12B及上部氧化膜(上 部Si02膜)12C，形成ONO膜。接着，在ONO膜上形成掩模图案23， 选择性地除去ONO膜。由此，形成在第一方向以条纹状延伸的第一绝缘 膜12。接着，向半导体基板11的第一绝缘膜12彼此之间的区域注入第二 导电型杂质，形成以条纹状延伸的多条位线14。
下部氧化膜12A、氮化膜12B及上部氧化膜12C的膜厚例如设为5nm、 5nm及10nm即可。掩模图案23可由光致抗蚀剂等形成。第二杂质例如可 使用砷离子(As+)，设定为2X10"7cmS左右的注入量。
接着，如图3所示，在除去了掩模图案23之后，在位线14上形成位 线上绝缘膜15。接着，在生长例如厚度为200nm的多晶硅膜之后，以6 X10"/cn^左右的注入量注入磷离子(P+)。紧接着，利用使用了光致抗 蚀掩模的光刻法和干蚀刻法选择性地除去多晶硅膜。由此，形成沿着与位 线14正交的方向延伸的多条字线16。
接着，如图4所示，向半导体基板ll的字线16彼此之间的区域注入 扩散抑制物18B。此时，扩散抑制物18B同时还被注入到字线16中。扩 散抑制物18B例如是氮、氟、碳、铟、锗及硅中的一个或两个以上的组合。 当使用氮作为扩散抑制物18B时，优选还向第一绝缘膜12的与字线16的 侧端部相接的区域中注入。另外，也可以经由后续工序的热处理，使注入 到字线16中的氮偏析到构成第一绝缘膜12的上部氧化膜12C的附近。由 此，可以得到改善ONO膜的膜质的效果。例如在使用氮的情况下，扩散抑制物18B的注入量为1X10's/cr^等级。而且，优选与接下来注入的第 一导电型杂质18A的注入深度(Rp)大致一致。另外，如果将离子注入 的倾斜角度设为25度左右进行角度注入，则容易向第一绝缘膜12的边缘 部分注入氮。
接着，如图5所示，向半导体基板11的字线16之间注入第一导电型 杂质18A。由此，形成位线分离扩散层18。第一导电型杂质18A例如使 用硼离子(B+)，注入量为5X10力cn^左右。另外，也可以在字线16的 侧壁上形成隔离膜，按照越过隔离膜地进行扩散抑制物18B的注入及第一 导电型杂质18的注入中至少一方。
接着，虽然没有图示，但在位线14及字线16的规定区域形成接触件， 并在上方形成与接触件电连接的布线。
本实施方式的半导体装置的制造方法在向字线彼此之间的区域注入 了扩散抑制物之后，注入第一导电型杂质。因此，可抑制用于分离位线的 第一导电型杂质的扩散，相应地不仅可确保位线的分离特性，而且能够抑 制窄沟道效应。结果，由于和以往相比可减小窄沟道效应，所以能够以小 于以往的单元面积得到所希望的位线分离特性。
另外，如果使用氮作为扩散抑制物，则在字线下的ONO膜中还能够 改善栅极宽度方向的边缘部及上部氧化膜的膜质，从而可以改善存储单元 特性。
(第二实施方式)
下面参照附图，对本发明的第二实施方式进行说明。图6 (a)及(b) 是表示第二实施方式涉及的半导体装置的剖面结构，(a)是栅极长度方 向的剖面，(b)是栅极宽度方向的剖面。
如图6所示，在第一导电型半导体基板31上形成有沿着第一方向延 伸的位线34。半导体基板31上形成有沿着与第一方向交叉的第二方向延 伸的字线36。位线34是含有第二导电型杂质34A和扩散抑制物34B的扩 散层。
在半导体基板31的位线34彼此之间的区域上，形成有沿第一方向延 伸的第一绝缘膜32。第一绝缘膜32是具有依次层叠的下部氧化膜、氮化 膜和上部氧化膜的ONO膜。第一绝缘膜32中的形成在字线36的下侧的
14部分，作为栅极绝缘膜32a发挥功能。
在半导体基板31的位线34上，形成有将位线34与字线36绝缘的位 线上绝缘膜35。
下面参照附图，对本实施方式涉及的半导体装置的制造方法进行说 明。其中，在图7 10中，(a)表示栅极长度方向的剖面，(b)表示栅 极宽度方向的剖面。首先，如图7所示，在半导体基板31上依次形成作 为ONO膜的下部氧化膜32A、氮化膜32B及上部氧化膜32C。接着，在 ONO膜上例如利用光致抗蚀剂形成掩模图案43 ，选择性地除去ONO膜。 由此，形成在第一方向以条纹状延伸的第一绝缘膜32。
接着，如图8所示，向半导体基板31的第一绝缘膜32彼此之间的区 域注入扩散抑制物34B。扩散抑制物34B例如是氮、氟、碳、铟、锗及硅 中的一个或两个以上的组合。当使用氮作为扩散抑制物34B时，优选还向 第一绝缘膜32的侧端部附近注入氮。例如在使用氮的情况下，扩散抑制 物34B的注入量可为lX10'S/cn^等级。而且，优选与接下来注入的第二 导电型杂质34A的注入深度(Rp)大致一致。另外，如果将离子注入的 倾斜角度设为25度左右进行角度注入，则容易向第一绝缘膜32的边缘注 入氮。
接着，如图9所示，向半导体基板31的第一绝缘膜32彼此之间的区 域注入第二导电型杂质34A。由此，形成位线34。第二导电型杂质34A 例如使用As+，注入量为2X10"/cm2左右。
接着，如图10所示，在除去了掩模图案43之后，在位线34上形成 位线上绝缘膜35。接着，在生长例如厚度为200nm的多晶硅膜之后，以6 X10"/cn^左右的注入量注入P+。紧接着，利用使用了光致抗蚀掩模的光 刻法和干蚀刻法选择性地除去多晶硅膜。由此，形成沿着与位线14正交 的方向延伸的多条字线]6。
接着，虽然没有图示，但在位线34及字线36的规定区域形成接触件， 并在上方形成与接触件电连接的布线。
本实施方式的半导体装置的制造方法通过在注入了扩散抑制物之后， 注入第二导电型杂质，形成位线。由此，可抑制位线的扩散，能够容易地 实现位线的电阻降低和短沟道效应抑制的兼顾。结果，由于和以往相比可减小短沟道效应，所以能够以小于以往的单元面积得到所希望的位线电 阻。
另外，如果使用氮作为扩散抑制物，则在字线下的ONO膜中能够改 善栅极长度方向的边缘部的膜质，从而可以改善存储单元的特性。
此外，还可以设置如第一实施方式所示的、以位线分离为目的的位线 分离扩散层。
(第三实施方式)
下面参照附图，对本发明的第三实施方式进行说明。图11 (a)及(b) 是表示第三实施方式涉及的半导体装置的剖面结构，(a)是栅极长度方 向的剖面，(b)表示栅极宽度方向的剖面。图11中，通过对与图6相同 的构成要素赋予相同的符号来省略说明。
第三实施方式的半导体装置如图11所示，由在栅极绝缘膜32a上分 别形成有字线36的多个下层导电膜36A、和与多个下层导电膜36A电连 接的上层导电膜36B形成。而且，下层导电膜36A的上面、和位线上形 成的位线上绝缘膜45的上面被平坦化。
以下参照附图，对本实施方式涉及的半导体装置的制造方法进行说 明。其中，在图12 15中，(a)表示栅极长度方向的剖面，(b)表示 栅极宽度方向的剖面。首先，如图12所示，在半导体基板31上形成具有 下部氧化膜32A、氮化膜32B及上部氧化膜32C的ONO膜。接着，在形 成了厚度为50nm的多晶硅后，以1.5X10'S/cr^的注入量注入P+离子，形 成第一导电膜。然后，在第一导电膜上形成厚度为100nm的硅氮化膜。进 而，在利用使用了光致抗蚀掩模的光刻法和干蚀刻法选择性地除去氮化膜 之后，将氮化膜作为掩模图案，选择性地除去第一导电膜及ONO膜。由 此，形成层叠了第一绝缘膜32、下层导电膜形成膜53及氮化膜54的条纹 状层叠膜55。
接着，如图13所示，向半导体基板31的层叠膜55彼此之间的区域 注入扩散抑制物34B。此时，扩散抑制物34B还同时被注入到氮化膜54 中及其下方的下层导电膜形成膜53中。扩散抑制物34B例如是氮、氟、 碳、铟、锗及硅中的一个或两个以上的组合。当使用氮作为扩散抑制物34B 时，优选还向第一绝缘膜32的侧端部附近注入氮。另外，也可以经由后续工序的热处理，使注入到下层导电膜形成膜53中的氮偏析到构成第一
绝缘膜32的上部氧化膜的附近。由此，可以得到改善ONO膜的膜质的效 果。例如在使用氮的情况下，扩散抑制物18B的注入量可为lX1015/cm2 等级。而且，优选与接下来注入的第二导电型杂质34A的注入深度(Rp) 大致一致。另外，如果将离子注入的倾斜角度设为25度左右进行角度注 入，则容易向第一绝缘膜32的边缘注入氮。
另外，如果将图案形成了第一绝缘膜32及下层导电膜形成膜53之后 的氮化膜54的膜厚调整为30nm左右，则除了氮化膜54及其下面的下层 导电膜形成膜53之外，还能够直接将扩散抑制物34B注入到ONO膜中。 由此，尤其在扩散抑制物使用了氮的情况下，能够使陷阱特性(trap characteristics)恰当化。在将字线36形成为单层的情况下，由于注入扩散 抑制物34B时的字线膜厚厚，所以，扩散抑制物34B不会到达ONO膜。 但是，如果像本实施方式那样将字线36划分为下层导电膜36A和上层导 电膜36B，在形成上层导电膜36B之前注入扩散抑制物，则也可以容易地 将氮导入到ONO膜中。
接着，如图14所示，向半导体基板31的层叠膜55彼此之间的区域 注入第二导电型杂质34A。由此，形成位线34。第二导电型杂质34A.例 如可使用As+，设定为2X10'S/cn^左右的注入量。
接着，如图15所示，在通过化学气相堆积(CVD)法在半导体基板 31上的整个面形成了第二绝缘膜之后，利用化学机械研磨(CMP)法进 行平坦化，直到露出下层导电膜形成膜56为止。然后，通过利用了磷酸 的湿蚀刻等除去残存的氮化膜54，按照将层叠膜55彼此之间掩埋的方式 形成位线上绝缘膜45。
接着，在半导体基板31上的整个面形成了厚度为150nm的多晶硅膜 之后，通过以4.5X10"cn^的注入量注入P+离子，来形成上部导电膜形成 膜。紧接着，利用使用了光致抗蚀掩模的光刻法和干蚀刻法选择性地除去 上部导电膜形成膜及下层导电膜形成膜，由此，形成具有下层导电膜36A 和将下层导电膜36A之间电连接的上层导电膜36B的字线36。
接着，虽然没有图示，但在位线34及字线36的规定区域形成接触件， 并在上方形成与接触件电连接的布线。
17本实施方式的半导体装置的制造方法通过在注入了扩散抑制物之后， 注入第二导电型杂质，形成位线。由此，可抑制位线的扩散，能够容易地 实现位线的电阻降低和短沟道效应抑制的兼顾。结果，由于和以往相比可 减小短沟道效应，所以能够以小于以往的单元面积得到所希望的位线电 阻。
另外，如果使用氮作为扩散抑制物，则在字线下的ONO膜中能够改 善栅极长度方向的边缘部的膜质，从而可以改善存储单元的特性。
此外，还可以设置如第一实施方式所示的、以位线分离为目的的位线 分离扩散层。
而且，如果使用氮作为扩散抑制物，则同时在字线下的ONO膜中能
够改善栅极长度方向的边缘部及上部氧化膜的膜质，从而可以改善存储单
元特性。并且，通过向ONO膜的氮化膜中注入扩散抑制物，可以调整氮
浓度，能够得到使陷阱特性恰当化的更进一步的改善存储单元特性的效 果。
在以上所示的第一 第三实施方式中，作为栅极绝缘膜举例说明了
ONO膜。但是并不限定于ONO膜，只要是含有具备电荷保持特性的材料 的栅极绝缘膜(例如氮化膜或氮化膜与氧化膜的层叠膜等)，则能够与 ONO膜同样地实现。 工业上的可利用性
本发明所涉及的半导体装置及其制造方法，能够恰当控制字线间或位 线等的杂质分布图、可实现进一步的微细化的半导体装置及其制造方法， 尤其在具有位线及与其正交的字线的半导体装置及其制造方法中是有用 的。
18
权利要求
1、一种半导体装置，具备以条纹状形成于第一导电型半导体基板，作为第二导电型杂质的扩散层的多条位线；形成在所述半导体基板上的所述多条位线彼此之间的区域的多个栅极绝缘膜；隔着所述各栅极绝缘膜形成在所述半导体基板上，沿着与所述多条位线交叉的方向延伸的多条字线；和形成在所述半导体基板的所述多条字线彼此之间的区域，作为第一导电型杂质的扩散层的多个位线分离扩散层；所述各位线分离扩散层含有抑制杂质扩散的扩散抑制物。
2、 根据权利要求1所述的半导体装置，其特征在于， 在所述各栅极绝缘膜的与所述各字线的侧端部相接的区域中含有所述扩散抑制物。
3、 一种半导体装置，具备以条纹状形成于第一导电型半导体基板， 作为第二导电型杂质的扩散层的多条位线；形成在所述半导体基板上的所述多条位线彼此之间的区域的多个栅 极绝缘膜；和隔着所述各栅极绝缘膜形成在所述半导体基板上，沿着与所述多条位 线交叉的方向延伸的多条字线；所述各位线含有抑制杂质扩散的扩散抑制物。
4、 根据权利要求3所述的半导体装置，其特征在于， 所述各字线含有形成在所述各栅极绝缘膜上的多个下层导电膜、和形成在所述多个下层导电膜上并将所述多个下层导电膜彼此电连接的上 层导电膜。
5、 根据权利要求3或4所述的半导体装置，'其特征在于， 在所述栅极绝缘膜的与所述位线相邻的区域含有所述扩散抑制物。
6、 根据权利要求1 4中任意一项所述的半导体装置，其特征在于， 所述栅极绝缘膜由具有从下侧依次形成的下部氧化膜、氮化膜及上部氧化膜的ONO膜构成。
7、 根据权利要求l、 2及4中任意一项所述的半导体装置，其特征在于，所述栅极绝缘膜由具有从下侧依次形成的下部氧化膜、氮化膜及上部氧化膜的ONO膜构成，在所述上部氧化膜中偏析有所述扩散抑制物。
8、 根据权利要求4所述的半导体装置，其特征在于，所述栅极绝缘膜由具有从下侧依次形成的下部氧化膜、氮化膜及上部氧化膜的ONO膜构成，所述氮化膜含有所述扩散抑制物。
9、 根据权利要求8所述的半导体装置，其特征在于，在所述上部氧化膜中偏析有所述扩散抑制物。
10、 根据权利要求1 4中任意一项所述的半导体装置，其特征在于，所述扩散抑制物含有氮、氟、碳、铟、锗及硅中的至少一个。
11、 一种半导体装置的制造方法，包括在第一导电型半导体基板上形成了第一绝缘膜形成膜后，通过选择性地除去所形成的第一绝缘膜形成膜，来形成条纹状的多个第一绝缘膜的工序(a);向所述半导体基板的所述多个第一绝缘膜彼此之间的区域导入第二导电型杂质，形成多条位线的工序(b);在所述各位线上形成位线上绝缘膜的工序(c);所述工序(c)之后，在所述半导体基板上的整个面形成第一导电膜的工序(d) ，选择性地除去所述第一导电膜，形成沿着与所述多条位线交叉的方向延伸的多条字线的工序(e);和在向所述半导体基板的所述多条字线彼此之间的区域导入了抑制杂质扩散的扩散抑制物之后，通过导入第一导电型杂质来形成多个位线分离扩散层的工序(f)。
12、 根据权利要求ll所述的半导体装置的制造方法，其特征在于，在所述工序(f)中，向所述各第一绝缘膜的与所述各字线的侧端部相接的区域导入所述扩散抑制物。
13、 根据权利要求ll所述的半导体装置的制造方法，其特征在于，所述第一绝缘膜是具有下部氧化膜、氮化膜及上部氧化膜的ONO膜，在所述工序(f)中向所述字线注入所述扩散抑制物，还具备在所述工序(f)之后，通过热处理使所述工序(f)中注入到所述字线的所述扩散抑制物偏析到所述上部氧化膜的附近的工序(g)。
14、 一种半导体装置的制造方法，包括在第一导电型半导体基板上形成了第一绝缘膜形成膜后，通过选择性地除去所形成的第一绝缘膜形成膜，来形成条纹状的多个第一绝缘膜的工序(a);在向所述半导体基板的所述多个第一绝缘膜彼此之间的区域导入抑制杂质扩散的扩散抑制物之后，导入第二导电型杂质，形成多条位线的工序(b);在所述各位线上形成位线上绝缘膜的工序(C);和所述工序(C)之后，在所述半导体基板上的整个面形成第一导电膜之后，通过选择性地除去所形成的第一导电膜，形成沿着与所述位线交叉的方向延伸的多条字线的工序(d)。
15、 一种半导体装置的制造方法，包括在第一导电型半导体基板上依次形成了第一绝缘膜形成膜、第一导电膜形成膜及掩模图案之后，通过利用所述掩模图案选择性地除去所述第一绝缘膜形成膜及所述第一导电膜形成膜，来形成层叠有第一绝缘膜、第一导电膜及所述掩模图案的条纹状的层叠膜的工序(a);在向所述半导体基板的所述多个层叠膜彼此之间的区域导入了抑制杂质扩散的扩散抑制物之后，导入第二导电型杂质，形成多条位线的工序(b);所述工序(b)之后，按照掩埋所述多个层叠膜彼此之间的区域的方式形成位线上绝缘膜的工序(c);和所述工序(c)之后，在所述半导体基板上的整个面形成了第二导电膜之后，通过选择性地除去所形成的第二导电膜及所述第一导电膜，形成分别具有多个下层导电膜、和将该多个下层导电膜电连接的上层导电膜，并沿着与所述位线交叉的方向延伸的多条字线的工序(d)。
16、 根据权利要求14或15所述的半导体装置的制造方法，其特征在于，在所述工序(b)中，向所述各第一绝缘膜的与所述各位线相邻的区域导入所述扩散抑制物。
17、 根据权利要求15所述的半导体装置的制造方法，其特征在于，所述第一绝缘膜是具有下部氧化膜、氮化膜及上部氧化膜的ONO膜，在所述工序(b)中向所述第一导电膜注入所述扩散抑制物，还具备在所述工序(b)之后，通过热处理使所述工序(b)中注入到所述第一导电膜的所述扩散抑制物偏析到所述上部氧化膜的附近的工序(g)。
18、 根据权利要求15所述的半导体装置的制造方法，其特征在于，所述第一绝缘膜是具有下部氧化膜、氮化膜及上部氧化膜的ONO膜，在所述工序(b)中向所述第一导电膜注入所述扩散抑制物，注入到所述第一导电膜的所述扩散抑制物被导入到所述氮化膜。
19、 根据权利要求18所述的半导体装置的制造方法，其特征在于，还具备在所述工序(b)之后，通过热处理使所述工序(b)中注入到所述第一导电膜的所述扩散抑制物偏析到所述上部氧化膜的附近的工序(g)。
20、 根据权利要求11 15中任意一项所述的半导体装置的制造方法，其特征在于，所述扩散抑制物含有氮、氟、碳、铟、锗及硅中的至少一个。
全文摘要
本发明可恰当控制字线间或位线等的杂质分布图，能够实现可进一步微细化的半导体装置及其制造方法。该半导体装置具备以条纹状形成于第一导电型半导体基板(11)，作为第二导电型杂质的扩散层的多条位线(14)；形成在半导体基板(11)上的多条位线(14)彼此之间的区域的多个栅极绝缘膜(12)；隔着各栅极绝缘膜(12)形成在半导体基板(11)上，沿着与多条位线(14)交叉的方向延伸的多条字线(16)；和形成在半导体基板(11)的多条字线(16)彼此之间的区域，作为第一导电型杂质的扩散层的多个位线分离扩散层(18)。各位线分离扩散层(18)含有抑制杂质扩散的扩散抑制物(18B)。
文档编号H01L21/8234GK101499476SQ20091000258
公开日2009年8月5日 申请日期2009年1月23日 优先权日2008年1月30日
发明者松尾一郎, 高桥信义 申请人:松下电器产业株式会社