分离晶片基材上表层的多个半导体元件裸片方法

专利名称：分离晶片基材上表层的多个半导体元件裸片方法
技术领域：
本发明涉及晶片切割方法，且尤其涉及一种将半导体晶片分割成芯片的 方法。
背景技术：
半导体工艺完成后，会在半导体晶片上形成许多重复的半导体元件(例如
发光二极管(LED)元件)。在晶片上的这些元件彼此以切割道隔开。目前有各 种切割晶片的技术，其沿着切割道将加工晶片分割成各自的裸片，而每一个
裸片代表一个特定半导体元件芯片。目前采用的一般晶片切割技术包括机
械切割(mechanical cleaving)、激光切割(laser dicing),与借由钻石刀片 (diamond blade)锯切(sawing)。
机械切割的方法先用钻石尖端画出切割道，接着沿着切割道手动将晶片 分开，类似一般家用切割平板玻璃的方法。激光切割的技术应用一高能量激 光冲击切割道，使晶片结晶材料的微结构破裂而形成切割片段。用锯切 (sawing)的方法分离晶片上的裸片，使用钻石刀片(diamond saw blades)。然而，
当晶片由易碎半导体材料所组成时，利用这些己知的晶片切割方法将半导体 元件裸片切割成微小裸片尺寸可能无法提供满意的结果。机械切割和锯切的 方法会造成沿着切割片段的边缘残留微裂缝(micro-cracks)。这些微裂缝容易
沿着不可预期的裂缝路径传播于晶片上，而导致元件的严重伤害，以及实质 上元件合格率的降低。此种合格率降低的情况会随着裸片尺寸的縮小而更加 严重。伴随锯切操作的震动、剪切与冲击效果可能恶化锯切情况，且造成更 多元件伤害与合格率损失。此外，钻石切刀的物理尺寸限制了半导体晶片上 的切割道縮小化趋势，且其阻碍两个普遍趋势，其一是阻碍晶片上切割道尺 寸的縮小化，再者是阻碍先进工艺将最大可能的晶片面积分割成具有功能性 的半导体元件。再者，当使用激光切割时，高能量的激光冲击晶片表面会造 成周围产生大量的晶片材料粒子。这些粒子可能会再度沉积到晶片上，而造成严重的粒子污染。此外，高能量的激光线可能由于晶片结晶材料的局部高 热而造成微裂缝。
再者，半导体尺寸日趋增加的趋势持续发展， 一方面用以增加半导体制 造产能， 一方面补偿先进工艺设备的昂贵价格。另一个熟知的趋势是高发光
性与高功率的发光二极管半导体元件，与高灵敏LED元件，已于各种应用 领域中获得广大的支持。此种LED晶片一般是易碎的，且比传统的硅晶片 对机械伤害更灵敏。由于上述提及的趋势促使业界发展一种新颖的晶片切割 方法。

发明内容
借由本发明的优选实施例解决与防止现有技术的这些与其他问题，且达 到技术上的优势，本发明提供一改良的晶片切割方法，用以分离半导体晶片 上的半导体裸片。这些方法包括于欲分离的相邻半导体裸片之间形成蚀刻图 案。可借由各种蚀刻工艺制作蚀刻图案。此蚀刻图案一般深入晶片基材至一 预定深度，明显地超过晶片上表层，此上表层的位置已嵌入预先制成的半导 体裸片。经由晶片研磨、机械切割与激光切割方法将蚀刻后、大尺寸与易碎 的晶片分离成半导体裸片。优选的实施例能降低与晶片切割相关的元件伤 害，以及提升产品合格率。
依照本发明一优选实施例，分离晶片基材上表层的多个半导体元件裸片
方法，包括下列步骤形成一光刻图案于该上表层；暴露一介于欲分离的相 邻裸片间的区域；于该晶片基材中蚀刻该暴露区域至一深度，使其大体上低 于该晶片基材上表层；以及薄化该晶片基材的背表面，直到暴露该晶片基材 中的蚀刻图案。
依照本发明一优选实施例，分离晶片基材上表层的多个半导体元件裸片 方法，包括下列步骤形成一光刻图案于该上表层，暴露一介于欲分离的相 邻裸片间的区域；于该晶片基材中蚀刻该暴露区域至一深度，使其大体上低 于该晶片基材上表层；以及照射一激光光束到该蚀刻图案，用以切穿该晶片 基材和分离所述多个裸片。
依照本发明一优选实施例，分离晶片基材上表层的多个LED元件裸片 方法，包括下列步骤形成一光刻图案于该上表层，暴露一介于欲分离的相
6邻LED裸片间的区域；于晶片基材中蚀刻该暴露区域至一深度，使其大体 上低于该晶片基材上表层；以及薄化该晶片基材的背表面，直到暴露该晶片 基材中的蚀刻图案。
本发明提供的将半导体晶片分割成芯片的方法，能降低对晶片切割相关 的元件伤害，且改善产品合格率降低问题。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举
出优选实施例，并配合附图，作详细说明如下


图1~图5为一系列剖面图，用以说明本发明的一实施例的流程。 图6为一剖面图，用以说明本发明一优选实施例。 图7为一剖面图，用以说明本发明另一优选实施例。
其中，附图标记说明如下
10 ~半导体晶片
25、 30 相邻LED裸片之间的空间 100 基材
101、 102、 103 半导体裸片
110 ~基材的上表层
125、 130 ~沟槽或蚀刻图案
155 ~基材的背表面
180 UV研磨背胶
200 ~蓝宝石盘
具体实施例方式
本发明将提供有关于改善晶片切割方法的优选实施例。优选实施例能将 较大尺寸、易碎半导体晶片分离成较小裸片尺寸。优选实施例主要能轻松处 理欲分离的晶片，且明显地减轻，甚至是消除传统晶片切割方法中有害的效 应(detrimental effect),例如微裂缝(micro-cracks)，以及粒子的再沉积，因此， 能降低与切割相关的元件伤害，且提升产品合格率。此外，优选实施例并不 需要额外增加复杂的工艺设备与工艺步骤。请参阅图1为一半导体晶片IO的剖面图。晶片IO包括基材100与位于 基材100之上的上表层110。制成的半导体元件裸片101、 102与103嵌入上 表层100内，每一个裸片包括一个或多个有源与无源电子元件，例如MOS 晶体管、无线通信射频元件、光电元件以及类似的元件。半导体元件裸片101、 102与103可以是发光二极管(LED)、半导体激光二极管或类似的元件。为了 简化说明，上表层110显示为单一层，但事实上，如本领域普通技术人员所 熟知，上表层110可包括多层有源层位于形成有源及/或无源元件的基材100 之上、内连线金属层耦合元件形成功能性电路、以及其上的保护无源层。
于优选实施例中能使用各种晶片的结构。于一实施例，基材100包括 砷化镓(GaAs)、砷磷化镓(GaAsP)、磷化铟(InP)、磷化镓(GaP)、砷铝化镓 (GaAlAs)、磷铟化镓(InGaP)，与类似的材料。而元件101、 102和103包括 发光二极管(LED)。于一实施例中，基材100为一蓝宝石(sapphire)基材，而 上表层包括氮化镓(GaN)/氮化铟镓(InGaN) LED。
LED元件101、 102和103代表多个裸片占据主要工艺半导体晶片10的 整个上表层，区域25和30代表相邻LED裸片之间的空间，于一优选实施 例中，此空间是格状切割道区域，其围绕于多个裸片之间。优选实施例为操 作这些区域以将晶片IO分开成各自的裸片，以一种可以明显地减轻，甚至 是消除对晶片切割相关的元件伤害的方式，以改善产品合格率降低问题与提 升元件可信度(reliability)。
请参见图2，于晶片10上进行一光刻工艺，以暴露介于相邻LED裸片 间的一部分区域，例如介于LED裸片101、 102、 103之间的一部分区域25 和30，如图所示，用一图案化光致抗蚀剂涂布，以覆盖LED裸片区域。一 优选实施例中，应用半导体工艺中既有的光刻工艺。
接着请参阅3，于晶片IO上施加一蚀刻工艺，用以移除于晶片10 的暴露区域中的上表层UO和部分基材100，于欲分离的相邻LED裸片间形 成蚀刻图案，例如图3显示的沟槽(trench)125和130。于一优选实施例中， 对晶片基材100施加一时间控制的各向异性等离子体蚀刻工艺(anisotropic plasma etch process),以制作出深度约为2 |mi -75 jrni的沟槽。于一优选实施 例中，于晶片100中施加各向异性等离子体蚀刻工艺，以制作出深度大于晶 片厚度(约为600 |am ~ 1000 !^m)—半的蚀刻图案。如本领域普通技术人员所熟知，各向异性蚀刻工艺能形成一大体上垂直且具有高深宽比(深度vs.宽度) 的蚀刻剖面，因此，当半导体裸片紧密地形成于半导体晶片上，且相邻裸片 的空间变得非常小时，使用各向异性等离子体蚀刻特别有用。
于另一优选实施例，施加一各向同性蚀刻(isotropic etch process),例如湿 式蚀刻，使得欲分离的相邻半导体裸片间制作出各向同性蚀刻图案。举例而 言，半导体元件101、 102和103是LED元件，其形成于厚约600 |Lim的砷 化镓(GaAs)晶片基材100上的厚度约20 pm上表层110中，使用包括氢氟酸 (HF)或氢氧化钾(KOH)的蚀刻溶液，于晶片基材100中形成深度约100 |nm 150(am的沟槽。于额外及/或另外实施例中，也可使用其他适合的干式或湿 式蚀刻工艺，基于其他例如技术需求、工艺容许度、工艺价格、产量等等因 素的考虑。
此处须注意的是，不论使用何种蚀刻工艺，蚀刻图案125和130—般达 到一预定深度至晶片基材100中，显著地低于已嵌入半导体裸片的晶片上表 层110。举例而言，蓝宝石基材工艺的例子中，于GaN/InGaN层之上形成 LED元件101 、102和103，蚀刻剖面应该深入蓝宝石基材中，低于GaN/InGaN 层之内的PN接合区域。于一优选实施例，由于蚀刻图案深入基材100内一 深度，使蚀刻图案125和130的底部与晶片10的背表面155之间的距离约 为200-350 fim。
于欲分离的相邻裸片间形成蚀刻图案之后，移除覆盖于裸片之上的光致 抗蚀剂。
图4显示蚀刻工艺之后的步骤，于一优选实施例有关于图3之后续工艺 步骤。晶片10固定于一载具盘上，例如图中的蓝宝石盘200。这样做时，晶 片10被翻转，且借由UV研磨背胶180将上表层110接合到蓝宝石盘200 上。接着研磨晶片的背表面，研磨到大体上移除介于蚀刻图案和晶片背表面 155之间的基材部分。结果，暴露或揭开蚀刻图案125和130,且分离101 到103的半导体裸片。
须注意的是，研磨是一种既有的工艺步骤， 一般进行于无尘室中 (fabricating facility, FAB)完成半导体晶片制备之后，以及进行于晶片切割和 封装之前。研磨晶片的其中的一项优点在于能改善芯片的散热特性。因此， 于优选实施例中，可用既有的晶片研磨设备进行晶片研磨，而不需要额外的
9工艺设备与工艺步骤。
借由UV研磨背胶180将晶片100接合到载具200上。比起既有用于研 磨工艺的蜡和非UV研磨背胶，当伴随震动、剪切与冲击的激烈的研磨工艺 时，UV胶180能提供较强的粘着力以保护晶片。当切割时，粘着力的特性 对于保护微小的半导体裸片特别重要，以避免半导体裸片移动与飞走。uv 胶180的优异粘着力也能与非标准基材产生强大的结合，例如FR-4和球栅 阵列封装(ball grid array, BGA)基材。于优选实施例中，适合使用的UV胶包 括Semiconductor Tapes and Materials, Inc.，s公司出产的TSM GT-UV-224 UV 研磨背胶。也可使用抗酸的UV胶，其能抵抗蚀刻工艺中的蚀刻液。
图5显示分离的裸片101、 102和103接合到载具200上。在此刻，晶 片10之上的半导体裸片已被分离，但仍然借由UV胶180粘着于载具200 上。
接着，从载具200上移除晶片IO上的半导体裸片，例如101、 102和103。 当使用UV研磨背胶180时，可借由对晶片10和载具200照UV光的UV固 化工艺将之移除。经由UV固化后，UV研磨背胶180的粘着力显著地降低， 因此能帮助分离的IC裸片从载具200上拆开。于目前实施例中，使用UV 曝光能量约为150 mJ/cm2(365 nm)能使UV胶的粘着力大体上消失。此特性 特别有助于尺寸小且薄、且包括易碎材料的裸片。举例而言，于一实施例中， 每一个欲分离的LED裸片尺寸约为2 mm，借由约150 (0.15 mm)的切割 道将裸片分隔约2mm。额外的优点在于，目前晶片切割方法不会让晶片表 面留下杂质、污染物和其他残余物质。再者，被UV固化的、不具有粘性的 裸片能大幅地减轻后续的封装和测试工艺的处理。
图6显示本发明的另一实施例，于欲分离的相邻裸片间形成蚀刻图案之 后，例如图3显示的沟槽125和130，也可使用公知的机械切割方法切割IC 裸片。因为欲分离的裸片附着于较薄的(约200-350 mm)基材材料，因此需要 一大体上较小的机械力以弯曲晶片和分离裸片101、 102和103。再者，如图 所示，由机械切割产生的微裂缝(micro-cracks)主要发生于蚀刻图案的底部， 其远离裸片的位置。此情况能显著地降低与切割相关的元件伤害与降地合格 率的损失。于目前实施例中， 一既有的2剖面或3剖面机械切割轮可啮合于 蚀刻后的晶片10上，用以分离形成于其上的裸片。同样地，如图7显示另一优选实施例，于欲分离的相邻裸片间形成蚀刻
图案之后，例如图3显示的沟槽125和130，使用一激光切割方法切割晶片 10。不像公知的激光切割方法，于本实施例中，高能量的激光束(图7中实线) 传递到蚀刻图案的底部，远离裸片的上表面。由于显著地减少切割的深度， 因此所使用的激光切割方法分离半导体裸片的速度较快。另外的优点在于 由激光冲击产生的晶片材料粒子被局限于蚀刻图案中，因此能减轻或避免粒 子再次沉积于晶片表面上。同样地，由激光加热所产生的微裂缝(micro-cracks) 靠近蚀刻图案的底部，远离裸片面积。
虽然讨论的优选实施例与优点皆有关于LED元件，但本领域普通技术 人员应能将本发明优选实施例所揭示的晶片切割方法应用于其他半导体领 域。例如，基材100可以是块状结晶半导体材料，例如硅(Si)、锗(Ge)、硅化 锗(SiGe)，而其上表层101包括掺杂N型阱及/或掺杂P型阱区域的外延层， 这些区域由有源与无源半导体元件制成，以形成集成电路(integrated circuit, IC)101、 102和103，例如数字IC、模拟IC、混合信号IC、无线通信射频(redio freruency， RF)IC、 微波微线条元件(microwave microstrip)、 系统单芯片 (system-on-a-chip configuration) IC 、 微机电系统(micro-electromechanical system, MEMS)，以及类似的元件。于另外的例子，基材100包括一绝缘层， 例如蓝宝石或内埋氧化硅层(buried silicon oxide, BOX),而上表层110为位于 绝缘层之上的半导体层，具有绝缘层上覆硅晶片(silicon-on-insulator, SOI)结 构。于另外及/或额外实施例中，基材100为一FR-4印刷电路板(printed circuit board, PCB)或陶瓷基材，且半导体裸片101、 102和103包括表面或内埋微 线条元件。
本发明已以数个优选实施例揭示如上，其用于显示能降低或避免关于公 知的的晶片切割方法造成的元件伤害与合格率损失。优选的实施例特别能应 用在分离位于较大且易碎晶片上的微小半导体裸片。任何本领域普通技术人 员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰。于另外实 施例中，任何本领域普通技术人员，在不脱离本发明的精神和范围内，可对 材料、工艺步骤、优选实施例的工艺参数作任意的更动与润饰。
再者，本发明的保护范围并不限于说明书中所述的优选实施例的工艺、 机械、物质组成、目的、方法和步骤。任何本领域普通技术人员，在不脱离本发明的精神和范围内，可对工艺、机械、物质组成、目的、方法和步骤作 任意的更动与润饰。因此本发明的保护范围当视所附的权利要求书所界定的 范围为准。
权利要求
1.一种分离晶片基材上表层的多个半导体元件裸片方法，包括下列步骤形成一光刻图案于该上表层，暴露一介于欲分离的相邻裸片间的区域；于该晶片基材中蚀刻该暴露区域至一深度，使其大体上低于该基材上表层；以及薄化该晶片基材的背表面，直到暴露该晶片基材中的蚀刻图案。
2. 如权利要求1所述的分离晶片基材上表层的多个半导体元件裸片方法，其中该晶片基材择自于以下所构成的群族砷化镓、砷磷化镓、磷化铟、磷化镓、砷铝化镓、磷铟化镓、氮化镓、 氮化铟镓、于蓝宝石上的氮化镓/氮化铟镓、硅、锗、硅化锗、印刷电路板， 以及上述的组合。
3. 如权利要求1所述的分离晶片基材上表层的多个半导体元件裸片方 法，其中该半导体元件择自于以下所构成的群族发光二极管、有源元件、无源元件、集成电路、无线通信射频集成电路、 微波微线条元件、光电元件、微机电系统，以及上述的组合。
4. 如权利要求1所述的分离晶片基材上表层的多个半导体元件裸片方 法，还包括借由UV研磨背胶固定该晶片基材上表层到一晶片研磨载具上， 因此暴露该晶片基材的背表面。
5. 如权利要求1所述的分离晶片基材上表层的多个半导体元件裸片方法，其中该蚀刻是一等离子体蚀刻工艺。
6. 如权利要求1所述的分离晶片基材上表层的多个半导体元件裸片方 法，其中该蚀刻是一湿式蚀刻工艺，并以HF或KOH作为蚀刻液。
7. 如权利要求1所述的分离晶片基材上表层的多个半导体元件裸片方 法，其中于该晶片基材中蚀刻至一深度，该深度约2^im 75^im的范围。
8. 如权利要求1所述的分离晶片基材上表层的多个半导体元件裸片方 法，其中于该晶片基材中蚀刻至一深度，使该蚀刻图案与该晶片背表面彼此 相距约200(im 350 pm。
9. 如权利要求4所述的分离晶片基材上表层的多个半导体元件裸片方 法，还包括借由一UV照光固化该晶片与该研磨载具，使该UV研磨背胶的 粘着力大体上消失。
10. 如权利要求9所述的分离晶片基材上表层的多个半导体元件裸片方 法，其中该UV曝光的能量约为150mJ/cm2。
11. 如权利要求1所述的分离晶片基材上表层的多个半导体元件裸片方 法，其中所述每一个半导体元件晶片的尺寸约为lXlmm，且该晶片包括一 2"蓝宝石基材。
12. —种分离晶片基材上表层的多个半导体元件裸片方法，包括下列步骤形成一光刻图案于该上表层，暴露一介于欲分离的相邻裸片间的区域； 于该晶片基材中蚀刻该暴露区域至一深度，使其大体上低于该晶片基材 上表层；以及照射一激光光束到该蚀刻图案，用以切穿该晶片基材和分离所述多个裸片。
13. 如权利要求12所述的分离晶片基材上表层的多个半导体元件裸片 方法，其中该晶片基材择自于以下所构成的群族砷化镓、砷磷化镓、磷化铟、磷化镓、砷铝化镓、磷铟化镓、氮化镓、 氮化铟镓、于蓝宝石上的氮化镓/氮化铟镓、硅、锗、硅化锗、印刷电路板， 以及上述的组合。
14. 如权利要求12所述的分离晶片基材上表层的多个半导体元件裸片 方法，其中该半导体元件择自于以下所构成的群族发光二极管、有源元件、无源元件、集成电路、无线通信射频集成电路、 微波微线条元件、光电元件、微机电系统，以及上述的组合。
15. 如权利要求12所述的分离晶片基材上表层的多个半导体元件裸片 方法，其中该蚀刻是一等离子体蚀刻工艺，其中该蚀刻图案于晶片中延伸至 一深度，大体上深于埋设有LED元件的上表层。
16. —种分离晶片基材上表层的多个半导体元件裸片方法，包括下列步骤形成一光刻图案于该上表层，暴露一区域介于欲分离的相邻半导体裸片 间，其中该半导体元件裸片为LED裸片；于晶片基材中蚀刻该暴露区域至一深度，使其大体上低于该基材上表 层；以及薄化该背表面，直到暴露该晶片基材中的蚀刻图案。
17. 如权利要求16所述的分离晶片基材上表层的多个半导体元件裸片 方法，其中该晶片基材择自于以下所构成的群族-砷化镓、砷磷化镓、磷化铟、磷化镓、砷铝化镓、磷铟化镓、氮化镓、 氮化铟镓、于蓝宝石上的氮化镓/氮化铟镓、硅、锗、硅化锗、印刷电路板， 以及上述的组合。
18. 如权利要求16所述的分离晶片基材上表层的多个半导体元件裸片 方法，还包括借由UV研磨背胶固定该晶片基材上表层到一晶片研磨载具上，因此暴 露该晶片基材的背表面；以及借由一 UV照光固化该晶片基材与该研磨载具，使该UV研磨背胶的粘着力大体上消失。
19. 如权利要求16所述的分离晶片基材上表层的多个半导体元件裸片 方法，其中该蚀刻是一等离子体蚀刻工艺，且于晶片基材中延伸至深度约2 fim 75 ]Lim的范围。
20. 如权利要求16所述的分离晶片基材上表层的多个半导体元件裸片 方法，其中所述每一个半导体元件晶片的尺寸约为lXlmm，且该晶片包括 一2"蓝宝石基材。
全文摘要
本发明提供一种分离晶片基材上表层的多个半导体元件裸片方法，该方法包括下列步骤于欲分离的相邻裸片间形成蚀刻图案，可使用各种蚀刻工艺形成此蚀刻图案。蚀刻图案一般达一预定深度至晶片晶材中，显著地低于晶片上表层，而上表层嵌入先制成的半导体裸片。将蚀刻后、大尺寸、易碎的晶片经由晶片研磨、机械切割和激光切割方法切割成半导体裸片。本发明能降低对晶片切割相关的元件伤害，且改善产品合格率降低问题。
文档编号H01L21/70GK101621025SQ20091013281
公开日2010年1月6日 申请日期2009年4月20日 优先权日2008年7月2日
发明者余振华, 邱文智, 陈鼎元 申请人:台湾积体电路制造股份有限公司