半导体装置及其制造方法

专利名称：半导体装置及其制造方法
技术领域：
本发明涉及半导体装置及其制造方法，尤其涉及具备二极管的半 导体装置及其制造方法。
背景技术：
近年，在产业用电力装置等领域使用的反相器装置中，IGBT
管。作为这种回流二极管之一例，有PIN二极管。一直以来，这种PIN
二极管有扩散二极管和外延二极管。
在扩散二极管中，通过从n型半导体衬底表面开始扩散n型杂质，
形成n緩冲层。因杂质扩散而形成的n緩沖层的杂质浓度分布(profile ) 具有緩和的倾向。因此，在从导通状态切换至截止状态的恢复 (recovery)时，在PIN 二极管中反方向流动的反向恢复电流逐渐减 少。这种恢复被称为软恢复。
此外，在外延二极管中，通过外延生长法在n型半导体衬底表面 上形成成为漂移(drift)层的n-外延层。在外延二极管中，成为阴 极的半导体衬底的n型杂质浓度为高浓度，因此能够使引起传导率调 制的调制(modulation)电平上升，并降低正向电压。还有，公开扩 散二极管的文献，例如有日本特开2007 - 059801号7/^艮。
但是，传统的半导体装置有如下问题。首先，扩散二极管中，n 緩冲层的杂质浓度分布从阴极侧向阳极侧緩慢地减少。因此，具有难 以提升调制电平，且导通电阻高而无法降低正向电压的性质。此外， n緩冲层较厚，具有恢复时排出的载流子总量增多、开关损耗(恢复 损耗)增加的性质。
6此外，外延二极管中，从n-外延层经过n型的半导体衬底，杂 质浓度分布会急剧地上升，因此在导通状态下注入的电子在恢复时急 速减少，具有容易引起振荡现象的性质。
另一方面，在半导体装置中，根据釆用的反相器电路，降低正向 电压的要求大于减小恢复损耗的要求，或者相反地，减小恢复损耗的 要求大于降低正向电压。

发明内容
本发明的目的之一是提供高精度地得到与所适用的产品对应的 所希望的特性的半导体装置，其它目的是提供这种半导体装置的制造 方法。
本发明的半导体装置具备第一导电型的半导体衬底、第二导电型 的阳极部、第一导电型的阴极部和台阶形杂质层。第一导电型的半导 体衬底具有彼此相对的第一主表面和第二主表面。第二导电型的阳极 部形成在半导体衬底的第一主表面侧。第一导电型的阴极部形成在半 导体衬底的第二主表面侧。台阶形杂质层形成在阳极部及阴极部的至 少一方，从半导体衬底表面导入对应的规定导电型的杂质至第一深 度，通过熔化从表面到包含导入了规定导电型的杂质的半导体衬底的 区域的、比第一深度深的第二深度的规定区域，具有从表面到第二深 度使规定导电型的杂质浓度均匀的台阶形杂质浓度分布。
本发明的半导体装置的制造方法具备以下工序。在第 一导电型的 半导体衬底的第 一主表面侧形成阳极部。在与半导体衬底的第 一主表 面相对的第二主表面侧形成阴极部。在形成阳极部的工序和形成阴极 部的工序的至少任意一个工序具备在半导体村底表面，从表面导入 对应的规定导电型的杂质至第 一深度的工序；以及通过熔化包含从表 面导入了规定导电型的杂质的半导体衬底的区域的、比第 一深度深的 第二深度的规定区域，从表面至第二深度使规定导电型的杂质浓度均 匀，形成具有台阶形的杂质浓度分布的台阶形杂质层的工序。(发明效果)
依据本发明的半导体装置，通过具备具有台阶形杂质浓度分布的 台阶形杂质层，可根据所适用的产品而高精度地改变调制电平或恢复 损耗等。
依据本发明的半导体装置的制造方法，在半导体衬底的表面，从 表面导入对应的规定导电型的杂质至第 一深度，并通过熔化从表面到 包含导入规定导电型的杂质的半导体衬底的区域的、第 一深度深的第 二深度的规定区域，能够形成具有,A^面到第二深度使规定导电型的 杂质浓度均匀的台阶形杂质浓度分布的台阶形杂质层。通过该台阶形 杂质层的浓度或形成区域，可根据所适用的产品高精度地改变调制电 平或恢复损耗等。
本发明的上述以及其它目的、特征、局面及优点，通过以下参照


的本发明相关的详细说明，当会更加清晰。

图1是表示一例适用本发明的各实施方式的PIN二极管的反相器 装置的反相器电路的电路图。
图2是本发明实施方式1的PIN二极管的剖视图。
图3是同实施方式中，沿图2所示的剖面线m-m的杂质浓度分
布的示意图。
图4是表示同实施方式中图2所示的PIN二极管的制造方法的一 个工序的剖;f见图。
图5是表示同实施方式中在图4所示的工序之后进行的工序的剖 视图。
图6是表示同实施方式中在图5所示的工序之后进行的工序的剖 视图。
图7是表示同实施方式中在图6所示的工序之后进行的工序的剖 视图。图8是表示同实施方式中在图7所示的工序之后进行的工序的剖 视图。
图9是表示同实施方式中在图8所示的工序之后进行的工序的剖 视图。
图10是表示同实施方式中在图9所示的工序之后进行的工序的剖 视图。
图ll是表示同实施方式中在图IO所示的工序之后进行的工序的 剖-见图。
图12是表示同实施方式中在图11所示的工序之后进行的工序的 剖一见图。
图13是第一比较例的扩散二极管的剖视图。
图14是沿图13所示的剖面线XIV-XIV的杂质浓度分布的示意图。
图15是表示扩散二极管在恢复时的电流与电压的随时间变化的 曲线图。
图16是扩散二极管在恢复时的第一状态下的载流子浓度分布与 栽流子动向的示意图。
图17是扩散二极管在恢复时的、第一状态之后的第二状态下的载 流子浓度分布与载流子动向的示意图。
图18是扩散二极管在恢复时的、第二状态之后的第三状态下的载 流子浓度分布与载流子动向的示意图。
图19是扩散二极管在恢复时的、第三状态之后的第四状态下的载 流子浓度分布与载流子动向的示意图。
图20是扩散二极管在恢复时的、第四状态之后的第五状态下的载 流子浓度分布与载流子动向的示意图。
图21是第二比较例的外延二极管的剖视图。
图22是沿图21所示的剖面线XXII-XXII的杂质浓度分布的示 意图。图23是表示外延二极管在恢复时的电流与电压的随时间变化的 曲线图。
图24是外延二极管在恢复时的第一状态下的载流子浓度分布与 载流子的动向的示意图。
图25是外延二极管在恢复时的、第一状态之后的第二状态下的载 流子浓度分布与载流子动向的示意图。
图26是外延二极管在恢复时的、第二状态之后的第三状态下的载 流子浓度分布与载流子动向的示意图。
图27是外延二极管在恢复时的、第三状态之后的第四状态下的载 流子浓度分布与载流子动向的示意图。
图28是同实施方式中PIN 二极管在恢复时的电流与电压的随时 间变化的曲线图。
图29是同实施方式中PIN 二极管在恢复时的第一状态下的载流 子浓度分布与载流子动向的示意图。
图30是同实施方式中PIN二极管在恢复时的、第一状态之后的 第二状态下的载流子浓度分布与载流子动向的示意图。
图31是同实施方式中PIN二极管在恢复时的、第二状态之后的 第三状态下的载流子浓度分布与载流子动向的示意图。
图32是同实施方式中PIN二极管在恢复时的、第三状态之后的 第四状态下的载流子浓度分布与载流子动向的示意图。
图33是同实施方式中用于说明PIN二极管在n +层的杂质浓度分 布的刚注入后的杂质浓度分布的示意图。
图34是同实施方式中用于说明PIN二极管在n +层的杂质浓度分 布的激光退火后的杂质浓度分布的示意图。
图35是同实施方式中PIN二极管的n +层的杂质浓度分布的测定 结果的示意图。
图36是用于比较的热扩散的杂质浓度分布的测定结果的示意图。 图37是本发明实施方式2的PIN二极管的剖视图。图38是同实施方式中沿图37所示的剖面线xxxvm - xxxvm
的杂质浓度分布的示意图。
图39是同实施方式中沿图37所示的剖面线XXXIX-XXXIX的 杂质浓度分布的示意图。
图40是表示同实施方式中 一例有选择地形成的n +层的图案的平 面图。
图41是表示同实施方式中另 一例有选择地形成的n +层的图案的 平面图。
图42是表示同实施方式中图37所示的PIN二极管的制造方法的 工序的剖^L图。
图43是表示同实施方式中图42所示的工序之后进行的工序的剖 视图。
图44是表示同实施方式中图43所示的工序之后进行的工序的剖 视图。
图45是表示同实施方式中图44所示的工序之后进行的工序的剖 视图。
图46是同实施方式中PIN 二极管在正向偏压时的载流子浓度分
布之中，沿图37所示的剖面线xxxvm - xxxvm的载流子浓度分
布的示意图。
图47是同实施方式中PIN二极管的正向偏压时的载流子浓度分 布之中，图37所示的剖面线XXXIX-XXXIX的载流子浓度分布全示 意图。
图48是表示同实施方式中n +层的面积与恢复损耗及正向电压的
相关的曲线图。
图49是本发明实施方式3的PIN 二极管的剖一见图。
图50是同实施方式中沿图49所示的剖面线L-L的杂质浓度布
线的示意图。
图51是表示同实施方式中图49所示的PIN二极管的制造方法的一工序的剖^见图。
图52表示是同实施方式中图51所示的工序之后进行的工序的疝 面通图。
图53是表示同实施方式中图52所示的一工序之后进行的剖视图。 图54是同实施方式中PIN 二极管在恢复时的第一状态下的载流
子浓度分布与载流子动向的示意图。
图55是同实施方式中PIN二极管在恢复时的、第一状态之后的
第二状态下的载流子浓度分布与载流子动向的示意图。
图56是同实施方式中PIN 二极管的恢复时下的第二状态之后的 第三状态下的载流子浓度分布与载流子动向的示意图。
图57是同实施方式中PIN 二极管出现时的第三状态之后的第四 状态下的栽流子浓度分布与栽流子动向的示意图。
图58是本发明的实施方式4的PIN二极管的剖视图。
图59是同实施方式中图58所示的剖面线LIX-LIX的杂质浓度 分布的示意图。
图60是表示同实施方式中图58所示的PIN二极管的制造方法的 一个工序的剖一见图。
图61是表示同实施方式中在图60所示的工序之后进行的工序的
剖-现图。
图62是表示同实施方式中在图61所示的工序之后进行的工序的 剖^L图。
图63是同实施方式中PIN 二极管在恢复时的第一状态下的载流 子浓度分布与载流子动向的示意图。
图64是同实施方式中PIN二极管在恢复时的、第一状态之后的 第二状态下的载流子浓度分布与载流子动向的示意图。
图65是同实施方式中PIN二极管在恢复时的、第二状态之后的 第三状态下的载流子浓度分布与载流子动向的示意图。
图66是同实施方式中PIN二极管在恢复时的、第三状态之后的第四状态下的载流子浓度分布与载流子动向的示意图。
图67是本发明实施方式5的PIN 二极管的剖视图。
图68是同实施方式中沿图67所示的剖面线LXVIII-LXVin的 杂质浓度分布的示意图。
图69是同实施方式中沿图67所示的剖面线LXIX-LXIX的杂质 浓度分布的示意图。
图70是表示一例同实施方式中有选择地形成的p +层的图案的平 面图。
图71是表示另一例同实施方式中有选择地形成的p +层的图案的 平面图。
图72是表示同实施方式中图67所示的PIN 二极管的制造方法的 一个工序的剖^L图。
图73是表示同实施方式中在图72所示的工序之后进行的工序的 剖3见图。
图74是表示同实施方式中在图73所示的工序之后进行的工序的 剖一见图。
图75是同实施方式中，PIN 二极管在正向偏压时的载流子浓度分 布之中，沿图67所示的剖面线LXVIII - LXVIII的载流子浓度分布的 示意图。
图76是同实施方式中，PIN 二极管在正向偏压时的载流子浓度分 布之中，沿图67所示的剖面线LXIX - LXIX的载流子浓度分布的示 意图。
图77是表示一例同实施方式中有选择地形成的p +层的图案和有 选择地形成的n +层的图案的组合的平面图。
图78是表示另一例同实施方式中有选择地形成的p +层的图案和 有选择地形成的n +层的图案的组合的平面图。
具体实施方式
实施方式1
在这里，就以在阴极侧具备具有台阶形杂质浓度分布的n +层的 PIN 二极管进行说明。
首先，在图1示出适用PIN二极管的、控制感应负载的反相器装 置的反相器电路。如图l所示，在反相器装置中，设有用于控制供给 感应负载51的电力的IGBT50和作为来自感应负载51的回流电流的 通路的PIN二极管2。
如图2所示，PIN二极管2具备n-漂移层6、 p阳极层8、 n緩 冲层12、 n +层16、表面电极14及背面电极18。 p阳极层8从n型 的半导体衬底4的第一主表面形成至规定深度。在第一主表面上包围 该p阳极层8地形成氧化硅膜9。表面电极14形成在p阳极层8的表 面上，以与p阳极层8的表面接触。
n +层16从半导体衬底4的第二主表面形成至规定深度。p緩沖 层12与n +层16接触，形成至更深的区域。n-漂移层6形成在p阳 极层8与n緩沖层12之间的半导体衬底的区域。背面电极18形成在 n +层16的表面上，以与n +层16接触。
接着，对PIN二极管2的杂质浓度进行说明。如图3所示，n + 层16的杂质浓度具有台阶形分布，从第二主表面至规定深度大致一 定。n緩冲层12的杂质浓度从n +层16至n-漂移层6緩慢减少。n -漂移层6的杂质浓度反映半导体衬底4的杂质浓度，相对于深度方 向大致一定。p阳极层8的杂质浓度从第一主表面至n-漂移层6较 急剧地减少。
在本PIN二极管中，如后面所述，由于具备具有台阶形杂质浓度 分布的n +层16,可提高来自n +层16的电子注入效率而提高调制电 平。
接着，对上述的PIN二极管的制造方法进行说明。首先，如图4 所示，在半导体村底4的表面(第二主表面)形成磷扩散源21，使磷 在半导体衬底4中例如扩散至约250pm左右深度，形成n緩冲层12
14(参照图5)。接着，在半导体衬底4表面(第一主表面)上形成氧 化硅膜(未图示)。在该氧化硅膜上，形成用于形成p阳极层的规定 抗蚀剂图案(未图示)。
接着，如图5所示，以该抗蚀剂图案22为掩模对氧化硅膜9实施 各向异性蚀刻，从而形成露出半导体衬底4表面的开口部。然后，除 去抗蚀剂图案22。接着，通过热氧化法，在半导体衬底4表面形成下 敷氧化膜(未图示)。接着，如图6所示，在注入能量50KeV、用量 1 x 1012/cm2的前提下，向半导体衬底4表面注入硼，在温度120。C的 情况下，实施大致2小时的热处理，形成被激活(活性化)的p阳极 8。然后，在半导体村底4上形成铝膜(未图示)，以覆盖p阳极8。 通过对该铝膜实施规定的照相制版处理并实施蚀刻，如图7所示，形 成表面电才及14。
接着，如图8所示，研磨半导体衬底4的第二主表面，直到半导 体村底4的厚度成为所希望的厚度。然后，通过实施湿蚀刻来除去研 磨而成为损坏层(未图示)，如图9所示，露出干净的半导体邱十底4 表面。
接着，如图IO所示，在注入能量50KeV、用量5x 1015/^112的前 提下，向半导体衬底4表面注入磷。接着，如图11所示，作为激光 退火处理，例如使YAG激光以数十W以上的条件下，照射注入磷的 半导体衬底的第二主表面，将包含注入磷的区域地从第二主表面到规 定深度的区域熔化，从而使磷浓度在深度方向均匀。这样，形成具有 台阶形杂质浓度分布的n +层16。
然后，在较低温度(约350。C左右)的情况下，实施大致2小时 的热处理，从而恢复晶体缺陷。接着，如图12所示，在n +层16表 面，沉积钬、镍及金(Ti-Ni-Au)，形成背面电极18。如此，完成 PIN 二极管2。
在本PIN 二极管2中，形成具有台阶形杂质浓度分布的n +层16， 通过改变该n +层16的杂质浓度，可才艮据所适用的产品调整正向电压或恢复损耗。对此，作为比较例列举扩散二极管和外延二极管。
首先，作为第一比较例说明扩散二极管。如图13所示，扩散二极
管102具备n-漂移层106、 p阳极层108、 n緩沖层112、表面电极 上14及背面电极118。 n緩冲层112通过从n型半导体衬底的第二主 表面扩散n型杂质来形成，如图14所示，其杂质浓度分布从半导体 衬底的第二主表面起向n-漂移层106緩慢减少。
接着，对扩散二极管102在恢复时的载流子动向进行说明。在图 15中示出恢复时扩散二极管102中流动的电流和电压的随时间变化。 首先，在点Tl上，处于扩散二极管102中有回流电流流过的正向偏 压状态。在该状态下，如图16所示，电子从阴极侧向n-漂移层106 注入，同时空穴从阳4及侧向n -漂移层106注入。
接着，在点T2上，扩散二极管102从正向偏压状态切换为反向 偏压状态，流过扩散二极管102的电流逐渐减少，耗尽层D从p阳极 层108与n-漂移层106的界面开始扩大。在该状态下，如图17所示， 蓄积在扩散二极管102的载流子之中，电子向阴极侧排出，空穴向阳 极侧排出，从而在扩散二极管102中有反向恢复电流流过。
接着，在点T3上，如图18所示，随着时间的经过，耗尽层D进 一步扩大，然后，被排出的电子和空穴的数目减少而反向恢复电流减 少。接着，在点T4上，处于刚要结束恢复前的状态，如图19所示， 耗尽层D进一步扩大，残留在n-漂移层106与n緩沖层112的边界 附近的载流子被排出。然后，在结束恢复的时刻，如图20所示，耗 尽层D扩大至n-漂移层106和n緩冲层112的边界附近，然后，蓄 积的载流子被排出，或者通过再耦合来消灭并成为截止状态。
在该扩散二极管102中，n緩沖层112的杂质浓度从阴极侧向阳 极侧緩慢减少，因此来自阴极侧的电子注入效率低。因此，具有难以 提升调制电平、导通电阻变高而无法降低正向电压的问题。
此外，形成该n緩冲层112时，为了将杂质热扩散至半导体衬底 厚度的大致半分左右的深度，n緩冲层112的杂质浓度(斜度)容易发生偏差，具有调制电平相对于规定电流容易变动的问题。而且，因
n緩冲层112较厚而恢复时排出的载流子总量增多，具有增加开关损 耗(恢复损耗)的问题。此外，恢复损耗指的是因反向恢复电流流动 而产生的损耗，由自反向恢复电流开始流动后，经过最大值(绝对值) 后成为最大值的10分之1为止的期间的电流积分值和电压积分值之 积来表现。
接着，作为第二比较例说明外延二极管。如图21所示，外延二极 管102具备n型半导体衬底104、 n-外延层107、 p阳极层108、表 面电极114及背面电极118。成为漂移层的n-外延层107通过外延 生长法形成在半导体一十底104的表面上。因此，如图22所示，在杂 质浓度分布中，杂质浓度从半导体衬底104经过n -外延层107急剧 减少。
接着，对外延二极管102在恢复时中载流子动向进行说明。在图 23中示出恢复时在外延二极管102中流动的电流与电压的随时间变 化。首先，在点Tl上，处于外延二极管102中有回流电流流过的正 向偏压状态。在该状态下，如图24所示，电子阴极侧向n-外延层 107注入，同时空穴从阳极侧向n -外延层107注入。
接着，在点T2上，外延二极管102从正向偏压状态切换为反向 偏压状态，在外延二极管102中流动的电流逐渐减少，耗尽层D从p 阳极层108和n-外延层107的界面开始扩大。在该状态下，如图25 所示，蓄积在外延二极管102的载流子之中，电子向阴极侧排出，空 穴向阳极侧排出，从而在外延二极管102中有反向恢复电流流过。
接着，在点T3上，如图26所示，随着时间的经过，耗尽层D进 一步扩大，还有，被排出的电子和空穴的数目减少而反向恢复电流减 少。接着，在点T4上，处于刚结束恢复前的状态，如图27所示，耗 尽层D扩散至n -外延层107和半导体衬底104的边界附近，此外， 蓄积的载流子被排出，或者通过再耦合来消灭而成为截止状态。
在该外延二极管102中，杂质浓度从n -外延层107经过半导体
17衬底104急剧上升，因此在导通状态注入的载流子在恢复时会急速减 少。因此，外延二极管102成为电容，由与连接外延二极管的电路之 间的关系，如图23所示的波形，存在容易产生振荡现象的问题。
接着，对本PIN 二极管在恢复时的载流子动向进行说明。图28 中示出恢复时的PIN二极管2中流动的电流和电压的随时间变化。首 先，在点T1上，处于PIN二极管2中有回流电流流过的正向偏压状 态。在该状态下，如图29所示，电子从n +层16向n-漂移层6注 入，同时空穴从p阳极层8向n -漂移层6注入。
接着，在点T2上，PIN 二极管2从正向偏压状态切换至反向偏压 状态，处于PIN二极管2中流过的电流逐渐减少的状态。在该状态下， 如图30所示，从n +层16向n-漂移层6注入的电子数目减少，同 时从p阳极层8向n -漂移层6注入的空穴数目也减少。
接着，随着时间的经过，耗尽层D从p阳极层8和n-漂移层6 的界面开始扩大，蓄积在PIN二极管2中的载流子之中，电子向阴极 侧排出，空穴向阳极侧排出，从而在PIN 二极管2中会有反向恢复电
流流过o
接着，在点T3的恢复箝位时，如图31所示，残留在n緩冲层12 和n -漂移层6的边界附近的载流子被排出，或者再耦合而消灭。接 着，在点T4上，处于恢复结束的状态，如图32所示，库毛尽层D扩大 至n-漂移层6和n緩沖层12的边界附近，残留载流子主要由再耦合 而消灭并成为截止爿大态。
在本PIN 二极管2中，在阴极侧形成杂质浓度比n -漂移层6高 的例如具有IOO倍以上的杂质浓度的n +层16。从而，n +层16的杂 质浓度相对n-漂移层6的杂质浓度之比变高，提高从n +层16注入 电子的效率，可提高PIN二极管2的调制电平。
此外，在正向偏压状态下，注入的载流子的载流子浓度分布成为 经过p阳极层8和n +层16的方式的分布。从而，借助p阳极层8的 杂质浓度和n+层16的杂质浓度来注入的载流子的量变化，可高精度地调整至与适用PIN 二极管的反相器装置对应的所希望的正向电压 (或者调制电平)。
而且，n +层16通过作成台阶形杂质浓度分布，来与具有斜度的 杂质浓度分布做比较，则对于规定电流，可抑制调制电平的变动。这 样，在本PIN二极管2中可消除扩散二极管中看到的问题。
此外，p阳极层8的杂质浓度是从表面起比较急剧减少的分布， 在正向偏压状态下n緩冲层12和n-漂移层6的边界附近，所蓄积的 载流子浓度与n -漂移层6的杂质浓度之差H (参照图29)成为最大。 从而，在恢复时，耗尽层的一端到达n緩沖层12和n-漂移层6的边 界附近，在这时刻，在其边界附近残留载流子，通过排出该载流子， 使反向恢复电流逐渐减少。其结果，可防止振荡的发生。这样，在本 PIN二极管2消除了外延二极管中常见的问题。
如上所述，本PIN二极管2的特征是形成具有台阶形杂质浓度分 布的n +层16。因此，对该n +层16进行详细说明。如上所述，n + 层16通过从半导体衬底4的第二主表面注入例如磷(参照图10)， 实施激光退火处理(参照图11)来形成。
首先，如图33所示，注入磷的时刻，杂质层31呈现从半导体衬 底表面在规定深度中具有峰的杂质浓度分布。接着，将包含注入磷的 杂质层31地从半导体衬底表面起规定深度的区域R熔化，通过此方 式实施激光退火处理，使磷扩散至熔化的区域R内，如图34所示， 在区域R的深度方向上使磷浓度均匀。此时，从n +层16经过n緩沖 层12，杂质几乎不会扩散至杂质浓度分布减去下降边部。这样，就会 形成具有台阶形杂质浓度分布的n +层16。
在图35中示出这样形成的n +层的杂质浓度的测定结果。另一方 面，为了做比较，在图36示出一般热扩散来形成的杂质浓度分布的 测定结果。如图35所示，确认了通过熔化区域R,得到从表面大致 0.6nm左右深度为止杂质浓度大致一定的台阶形杂质分布。与之相 对，在一般的热扩散中，如图36所示，确认了杂质浓度从表面起经过较深的区域，减去下降边部地减少。
如此，在本PIN二极管的制造中的激光退火中，将规定深度为止 半导体衬底的区域熔化而使杂质浓度均匀，在这一点上与只恢复照射 电子射线来产生的晶体缺陷的激光退火相比，退火的实质处理是不同 的。
此外，作为本PIN 二极管中的台阶形杂质浓度分布与外延二极管 中的杂质浓度分布的差异，可列举如下。首先，通过在外延生长之后 进行的其它工序的热处理，杂质相互热扩散而在半导体衬底与外延生 长层之间，杂质浓度分布成为减去下降边部。
此外，在半导体衬底与外延生长的初始阶段形成的外延层部分， 在结束外延生长为止曝露在热中，因此在半导体衬底和初始阶段形成 的外延层部分之间杂质相互热扩散，杂质浓度分布成为减去下降边 部。
与之相对，在本PIN二极管中，只有因激光束照射而熔化的区域 R中存在的杂质才扩散且在深度方向上均匀，因此在熔化的区域R和 没有熔化的区域之间杂质几乎不会相互热扩散。因而，在熔化的区域 和没有熔化的区域之间，不会成为减去下降边部那样的杂质浓度分 布。
此外，在上述的PIN二极管中，列举说明了形成n +层16时，向 半导体村底注入磷而形成的场合，除此之外，例如可通过掺磷或涂敷 磷玻璃而向半导体衬底导入形成。此外，也可导入砷(As)来形成。
实施方式2
在这里，就有选择地形成n +层的PIN二极管进行说明。如图37 所示，在本PIN二极管2中，有选择地形成n +层16。背面电极18 形成为与n +层16和n緩沖层12接触。还有，对于这以外的结构， 与图2所示的PIN 二极管相同，因此对于相同的构件采用相同的符号， 并省略其说明。
接着，对PIN二极管2的杂质浓度进行说明。在本PIN二极管2中，通过有选择地形成n +层，沿着穿过n +层的剖面线的杂质浓度， 如图38所示，具有n+层形成的台阶形分布。另一方面，沿着不穿过 n +层的剖面的杂质浓度，如图39所示，不具有台阶形分布。这^f羊有 选择地形成的n +层16的图案，例如图40所示，可形成为带状，也 可如图41所示形成为岛状。
在本PIN二极管中，如后面所述，通过有选择地形成具有台阶形 杂质浓度分布的n +层16，可高精度地调整调制电平等。
接着，就上述的PIN二极管的制造方法进行说明。在经过与上述 的图4~图9所示的工序同样的工序之后，如图42所示，在n緩沖层 12的表面上形成用于有选择地形成n +层的规定抗蚀剂图案23。以该 抗蚀剂图案23为掩模，注入例如磷。然后，除去抗蚀剂图案23。接 着，如图43所示，通过对注入磷的半导体衬底的第二主表面实施激 光退火处理，以包含注入磷的区域的方式熔化从第二主表面至规定深 度，使磷浓度在深度方向上均匀。这样，有选择地形成具有台阶形杂 质浓度分布的n +层16。如此在有选择地形成n +层16之后，形成背 面电极18 (参照图37),从而完成PIN二极管。
此外，注入磷以外，可通过涂敷磷扩散源来形成。该场合，首先， 如图44所示，以氧化硅膜25为掩模，在半导体衬底的第二主表面涂 敷磷玻璃24。接着，使磷玻璃24中的磷导入到n緩沖层12,实施激 光退火处理。如此，如图45所示，有选择地形成n +层16。
接着，对本PIN二极管2在恢复时的载流子动向进行说明。在本 PIN二极管2中的载流子动向，在阴极侧形成n +层16这一点，与在 第二主表面的整个面上形成n +层的PIN二极管(参照图2)中的载 流子动向(参照图29 图32)实质上相同i;。
尤其，在本PIN二极管中，通过有选择地形成n +层16，正向偏 压状态(点Tl (参照图28))中注入的电子和空穴的浓度分布(载 流子浓度分布)在形成有n +层16的区域和没有形成区域上不同。
如图46所示，在沿着穿过n +层的剖面线的载流子浓度分布(分布A)中，因n +层而阴极侧的载流子浓度相对高于阳极侧的载流子 浓度。与之相对，如图47所示，在沿着没有穿过n +层的剖面线的载 流子浓度分布(分布B)中，阴极侧的载流子浓度与阳极侧的载流子 浓度成为大致相同的载流子浓度。
在PIN 二极管2中，作为整体注入叠加分布A和分布B的载流子。 该情况意味着因n +层的面积而载流子(电子)的注入量改变，可进 行正向电压或恢复损耗等的调整。
即，如图48所示，若n +层的形成面积相对增大，则注入的载流 子量增加，虽然正向电压(VF)下降，但也提高了相应于注入载流子 增多量的恢复损耗(Erec)。另一方面，若n +层的形成面积ga相对 变小，虽然因注入载流子量减少而恢复损耗(Erec),但正向电压(VF) 会上升。但是，本PIN二极管中通过改变n +层的面积，能够将正向 电压或恢复损耗等恢复特性，高精度地调整至所适用的反相器装置适 用的所希望的正向电压或恢复特性。
实施方式3
在这里，就具有台阶形杂质浓度分布的p +层形成在阳极侧的PIN 二极管进行说明。如图49所示，PIN 二极管2具备n -漂移层6、 p +层10、 n緩沖层12、 n +层16、表面电极14及背面电极18。 p +层 10从n型半导体衬底4的第一主表面形成至规定深度。在第一主表面 上以包围该p +层10地形成氧化硅膜9。表面电极14形成在P +层 IO的表面上，以与p +层10表面接触。
n +层16从半导体衬底4的第二主表面形成至规定深度。n緩冲 层12与n +层16接触，而且形成至更深的区域。n-漂移层6形成在 p +层IO与n緩沖层12之间的半导体衬底的区域。背面电极18形成 在n +层16的表面上，以与n +层16^"触。
接着，对PIN二极管2的杂质浓度进行说明。如图50所示，p + 层10的杂质浓度具有台阶形分布，从第一主表面至规定深度大致一 定。此外，n +层16的杂质浓度也具有台阶形分布，从第二主表面至规定深度大致一定。n緩冲层12的杂质浓度从n +层16经过n -漂移 层6緩慢减少。n-漂移层6的杂质浓度反映半导体衬底4的杂质浓 度，对于深度方向大致一定。
在本PIN二极管2中，如后面所述，具备具有台阶形杂质浓度分 布的p +层10和n +层16， 乂人而不<义|是高来自n +层16的电子注入， 而且提高来自p +层IO的空穴的注入效率，并可提高调制电平。
接着，对上述的PIN二极管的制造方法进行说明。经过与上述的 图4及图5所示的工序同样的工序之后，如图51所示，以氧化硅膜9 为掩模，向半导体衬底的第一主表面注入例如硼，形成杂质层32。接 着，如图52所示，作为激光退火处理，例如将YAG激光以^t十W 以上的条件，照射注入了硼的半导体衬底的第一主表面，将包含注入 硼的杂质层32地熔化从第一主表面至规定深度的区域，使硼浓度在 深度方向上均匀。
这样，形成具有台阶形杂质浓度分布的p +层10。此外，除了通 过注入将硼导入半导体衬底以外，也可通过例如掺硼或涂敷硼玻璃来 将硼导入半导体衬底。
然后，经过与图7~图9所示的工序同样的工序，在半导体衬底 的第一主表面形成表面电极14，进而经过与图10、图ll所示的工序 同样的工序，在半导体衬底4的第二主表面形成具有台阶形杂质浓度 分布的n +层16。然后，如图53所示，在n +层16的表面形成背面 电极18,完成PIN二极管2。
接着，对本PIN二极管2在恢复时的载流子动向进行说明。首先， 在PIN 二极管2中有回流电流流过的正向偏压状态(点Tl (参照图 28参照))下，如图54所示，电子从n +层16向n-漂移层6注入， 同时空穴p +层10向n-漂移层6注入。
接着，PIN 二极管2从正向偏压状态切换至反向偏压状态，在流 过PIN二极管2的电流逐渐减少的状态(点T2)下，如图55所示， 从n +层16向n-漂移层6注入的电子数目减少，同时从p +层10向n -漂移层6注入的空穴婆t目也减少。
接着，随着时间的经过，耗尽层D从p +层10与n-漂移层6 的界面开始扩展，蓄积在PIN二极管2的载流子之中，电子向阴极侧 排出，空穴向阳极侧排出，从而在PIN 二极管2中会有反向恢复电流 流动。
接着，如图56所示，当恢复箝位时(点T3)，通过排出残留在 n緩冲层12和n -漂移层6的边界附近的栽流子或者再耦合来消灭。 接着，在结束恢复的状态(点T4)下，如图57所示，耗尽层D扩展 至n-漂移层6和n緩冲层12的边界附近，而残留的载流子主要通过 再耦合来消灭并成为截止状态。
在本PIN 二极管2中，不仅具备具有台阶形杂质浓度分布的n + 层16，而且具备具有台阶形杂质浓度分布的p +层10。从而，不仅得 到图2所示的PIN二极管的效果，而且还得到如下效果。即，在正向 偏压状态下，可提高从p +层10流入到n-漂移层6的空穴的注入效 率，并可进一步提高PIN二极管2的调制电平。此外，通过提升载流 子的注入效率，可降低导通电阻，又使栽流子的密度变高，可抑制在 恢复时产生振荡。
此外，上述的半导体装置中，举例说明在阳极侧形成p +层10、 在阴极侧形成n +层16的场合，但台阶形杂质层可以不具备n +层而 只在阳极侧具备p +层的PIN 二极管。
实施方式4
在这里，就具有台阶形杂质浓度分布的p +层形成在p阳极层的 PIN 二极管进行说明。如图58所示，在本PIN 二极管2中，半导体 衬底4的第一主表面上形成从表面到规定深度的p +层10，形成p阳 极层8,以将该p +层IO从侧方和下方包围。此外，除此以外的结构 与图49所示的PIN 二极管相同，因此对于相同的构件采用相同的符 号，并省略其说明。
接着，对PIN二极管2的杂质浓度进行说明。如图59所示，p +层10的杂质浓度具有台阶形分布，从第一主表面在规定深度上大致 一定。此外，n +层16的杂质浓度也具有台阶形分布，从第二主表面 在规定深度上大致一定。p阳极层8的杂质浓度从p +层10经n -漂 移层6以较急剧减少。n緩冲层12的杂质浓度从n +层16经n -漂移 层6緩慢地减少。n-漂移层6的杂质浓度反映半导体衬底4的杂质 浓度，相对于深度方向大致一定。
在本PIN二极管2中，如后面所述，通过形成p +层10，可提高 调制电平，此外，以包围该p +层10的方式形成p阳极层8，从而可 抑制振荡。
接着，对上述的PIN二极管的制造方法进4亍说明。经过与上述的 图4~图9所示的工序相同的工序后，如图60所示，以氧化硅膜9为 掩模，在半导体衬底4的第一主表面注入例如硼而形成杂质层32。接 着，如图61所示，作为激光退火处理，例如使YAG激光以数十W 以上的条件照射注入了硼的半导体衬底的第 一主表面，以包含注入了 硼的杂质层32的方式将从第一主表面至规定深度的区域熔化，从而 使硼浓度在深度方向上均匀。
这样，形成具有台阶形杂质浓度分布的p +层10。此外，除了通 过注入硼导入半导体衬底以外，可通过例如掺硼或涂敷硼玻璃来将硼 导入半导体衬底。
然后，经过与图7~图9所示的工序同样的工序，在半导体衬底 的第一主表面形成表面电极14,而且经过与图IO、图ll所示的工序 同样的工序，在半导体衬底4的第二主表面形成具有台阶形杂质浓度 分布的n +层16。然后，如图62所示，在n +层16表面形成背面电 极18,从而完成PIN二极管2。
接着，就本PIN二极管2在恢复时的载流子动向进行说明。首先， 在PIN 二极管2中有回流电流流动的正向偏压状态(点Tl (参照图 28))下，如图63所示，电子从n +层16向n-漂移层6注入，同 时空穴/人p +层10向n-漂移层6注入。接着，PIN二极管2从正向偏压状态切换至反向偏压状态，在流 过PIN 二极管2的电流逐渐减少的状态(点T2 (参照图28 ))下， 如图64所示，从n +层16向n-漂移层6注入的电子数目减少，同 时从p +层10向n-漂移层6注入的空穴数目也减少。
接着，随着时间的经过，耗尽层D从p阳极层8和n-漂移层6 的界面开始扩展，蓄积在PIN二极管2的载流子之中，电子向阴极侧 排出，空穴向阳极侧排出，从而在PIN 二极管2中会有反向恢复电流 流过。
接着，如图65所示，在恢复箝位时(点T3 (参照图28)),通 过排出残留在n緩沖层12和n -漂移层6的边界附近的载流子或再耦 合来消灭。接着，在结束恢复的状态(点T4 (参照图28))下，如 图66所示，耗尽层D扩展至n-漂移层6和n緩冲层12的边界附近， 残留的载流子主要通过再耦合来消灭，成为截止状态。
在本PIN二极管2中，具备p阳极层8和分别具有台阶形杂质浓 度分布的n +层16和p +层10。从而，在正向偏压状态下，不仅可提 高从n +层16注入到n -漂移层6的电子的注入效率，而且可提高从 p +层10注入到n -漂移层6的空穴注入效率，并可提高PIN 二极管 2的调制电平。此外，通过提升载流子的注入效率，可降低导通电阻， 又提高载流子的密度，能够抑制在恢复时产生振荡。此外，恢复时的 耗尽层的延伸较慢，可逐渐减少反向恢复电流，可达成所谓软恢复。
实施方式5
在这里，就有选择地形成具有台阶形杂质浓度分布的p +层的PIN 二极管进行说明。如图67所示，在本PIN二极管2中有选择地形成p +层10。表面电极14形成为与p +层10和p阳极层8接触。此外， 除此以外的结构与图62所示的PIN 二极管相同，因此对于相同的构 件采用相同的符号，并省略其说明。
接着，对PIN二极管2的杂质浓度进行说明。在本PIN二极管2 中，由于有选择地形成p +层，如图68所示，沿着穿过p +层的剖面线的杂质浓度具有n +层的台阶形分布和p +层的台阶形分布。另一 方面，如图69所示，沿着不穿过p +层的剖面线的杂质浓度只具有n +层的台阶形分布。作为这种有选择地形成的p +层10的图案，例如 图70所示，可形成为带状，也可如图71所示，形成为岛状。
本PIN二极管2中，如后面所述，通过有选择地形成具有台阶形 杂质浓度分布的p +层10，可高精度地调整调制电平。
接着，对上述的PIN二极管的制造方法进行说明。经过与上述的 图4~图6所示的工序相同的工序后，如图72所示，形成用于有选择 地形成p +层的规定的抗蚀剂图案26。以该抗蚀剂图案26为掩模， 注入例如硼而形成杂质层32。然后，除去抗蚀剂图案26。接着，如 图73所示，通过对注入了硼的半导体衬底4的第一主表面实施激光 退火处理，以包含注入了硼的杂质层32的方式熔化从第一主表面到 规定深度的区域，使硼浓度在深度方向均匀。
这样，有选择地形成具有台阶形杂质浓度分布的p +层10。此外， 通过注入将硼导入半导体衬底以外，也可通过例如掺硼或涂敷硼玻璃 来将硼导入半导体衬底。
然后，经过与图7~图9所示的工序同样的工序，在半导体衬底 的第一主表面形成表面电极14 (参照图74)，进而，经过与图10、 图11所示的工序同样的工序，在半导体衬底4的第二主表面形成具 有台阶形杂质浓度分布的n +层16。又，如图74所示在n +层16表 面形成背面电极18,从而完成PIN二极管2。
接着，对本PIN 二极管2在恢复时的载流子动向进行说明。本PIN 二极管中的载流子动向，因p阳极8上形成p +层10而实质上与在接 触表面电极14的第一主表面的整个部分形成p +层10的PIN 二极管 (参照图58)的载流子动向(参照图63~图66)相同。
特别是，在本PIN二极管中，由于有选择地形成p +层10,在正 向偏压状态(点Tl)下注入的电子和空穴的浓度分布(载流子浓度分 布)因形成p +层IO的区域和没有形成的区域而异。如图75所示，沿着穿过p +层的剖面线的载流子浓度分布(分布 A)中，因p +层而阳极侧的载流子浓度变高，并且因n +层而阴极侧 的载流子浓度也变高。与a目对，如图76所示，沿着不穿过p +层的 剖面线的载流子浓度分布(分布B)中，因n +层而阴极侧的载流子
浓度相对高于阳极侧的载流子浓度。
PIN二极管2上，被注入叠加全体分布A和分布B的载流子。这 是指因p +层的面积而载流子(空穴)的注入量改变，从而可调整正 向电压或恢复损耗等。
即，与有选择地形成n +层的PIN二极管(参照图37)同样，若 p +层的形成面积相对增大，则注入的载流子量也增加，正向电压(VF) 下降，但相应于注入的载流子的增多量而恢复损耗(Erec)也变高。 另一方面，若p +层的形成面积相对变小，则注入的载流子量也减少， 虽然恢复损耗(Erec )变小，但正向电压(VF )会上升(参照图48 )。 因此，在本PIN二极管2中，通过改变p +层的面积，可将正向电压 或恢复损耗等的恢复特性，按照所适用的反相器装置高精度地调整至 所希望的电压或恢复特性上。
此外，PIN二^L管可以有选择地形成p +层10和n +层16这双方。 该场合，如图77所示，例如可将p +层10和n +层16分别作成带状， 将该带的宽度或个数或带的延伸方向与p +层10和n +层16组合。 此外，如图78所示，例如可将p +层10和n +层16分别作成岛状， 将该岛的形状、面积或电极面的面积比率与p +层10和n +层16组 合。从而，可将正向电压或恢复损耗等的恢复特性按照所适用的反相 器装置高精度地调整至所希望的电压或恢复特性上。
这样，通过获得对应于所适用的产品的PIN二极管，可谋求PIN 二极管的高寿命化、能耗削减或减小对环境的负载。此外，与外延二 极管相比，可谋求原材料的削减，此外，可谋求简化生产工序。
以上对本发明进行了详细说明，但这只是示例，本发明并限定于 此，应当清楚本发明的范围是权利要求所解释的范围。
权利要求
1.一种半导体装置，其中包括第一导电型的半导体衬底，具有彼此相对的第一主表面和第二主表面；第二导电型的阳极部，形成在所述半导体衬底的所述第一主表面侧；第一导电型的阴极部，形成在所述半导体衬底的所述第二主表面侧；以及具有台阶形杂质浓度分布的台阶形杂质层，在所述阳极部和所述阴极部的至少一方形成，且从所述半导体衬底表面到第一深度导入对应的规定导电型的杂质，通过熔化从所述表面到包含导入所述规定导电型的杂质的所述半导体衬底的区域的、比所述第一深度深的第二深度的规定区域，从所述表面到所述第二深度使所述规定导电型的杂质浓度均匀。
2. 如权利要求1所述的半导体装置，其中，所述台阶形杂质形 成在所述阴极部。
3. 如权利要求2所述的半导体装置，其中，通过所述阳极部的 杂质浓度与所述台阶形杂质层的杂质浓度来调整正向偏压状态下的 导通电阻。
4. 如权利要求2所述的半导体装置，其中，在导通状态下调整 杂质浓度，使所述阴极部一侧的载流子浓度高于所述阳极部一侧的载 流子浓度。
5. 如权利要求2所述的半导体装置，其中，所述台阶形杂质层 有选择地形成在所述第二主表面上。
6. 如权利要求2所述的半导体装置，其中，所述阴极部包含緩 沖层，该緩冲层形成在所述台阶形杂质层和所述第一导电型的所述半 导体衬底的区域之间，从所述台阶形杂质层到所述半导体衬底的区域，第一导电型的杂质浓度逐渐减少。
7. 如权利要求6所述的半导体装置，其中，在所述半导体衬底 的区域和所述緩沖层的边界部分，设定导通状态下的载流子浓度相对 于所述边界部分的杂质浓度最高。
8. 如权利要求2所述的半导体装置，其中，所述阳极部形成为 杂质浓度从所述第一主表面到规定深度逐渐减少。
9. 如权利要求1所述的半导体装置，其中，所述台阶形杂质层 形成在所述阳才及部。
10. 如权利要求9所述的半导体装置，其中，所述阳极部包含 阳极层，所述阳极层形成在所述台阶形杂质层和所述第一导电型的所 述半导体体衬底的区域之间，从所述台阶形杂质层到所述半导体衬底的区域，第一导电型的杂质浓度逐渐减少。
11. 如权利要求9所述的半导体装置，其中，所述台阶形杂质 层有选择地形成在所述第一主表面上。
12. 如权利要求1所述的半导体装置，其中，所述台阶形杂质 层形成在所述阴极部作为阴极侧台阶形杂质层，且形成在所述阳极部 作为阳极侧台阶形杂质层。
13. 如权利要求12所述的半导体装置，其中，所述阳极部包含阳极层，该阳极层形成在所述阳极侧台阶形杂质 层和所述第一导电型的所述半导体衬底的区域之间，从所述阳极侧台 阶形杂质层到所述半导体衬底的区域，第二导电型的杂质浓度逐渐减 少，所述阴极部包含緩冲层，该緩沖层形成在所述阴极侧台阶形杂质 层和所述第 一导电型的所述半导体衬底的区域之间，从所述阴极侧台 阶形杂质层到所述半导体衬底的区域，第一导电型的杂质浓度逐渐减 少。
14. 一种半导体装置的制造方法，其中包括 在第一导电型的半导体衬底的第一主表面侧形成阳极部的工序；以及在与所述半导体衬底的所述第一主表面相对的第二主表面侧形 成阴极部的工序，所述形成阳极部的工序和所述形成阴才及部的工序的至少〗壬一工序包括向所述半导体衬底的表面导入从所述表面到第 一 深度对应的规 定导电型的杂质的工序，和形成具有台阶形杂质浓度分布的台阶形杂质层的台阶形杂质层 形成工序，通过熔化从所述表面到包含导入了所述规定导电型的杂质 的所述半导体村底的区域的、比所述第一深度深的第二深度的规定区 域，从所迷表面到所述第二深度使所述规定导电型的杂质浓度均匀。
15. 如权利要求14所述的半导体装置的制造方法，其中，在所 述台阶形杂质层形成工序中，在所述第二表面侧形成所述台阶形杂质 层，以作为第一导电型的台阶形杂质层。
16. 如权利要求15所述的半导体装置的制造方法，其中， 所述形成阴极部的工序包括从所述第二主表面导入第一导电型的杂质的工序；和 通过实施热处理，形成杂质浓度从所述第二主表面到规定深度逐 渐减少的第 一导电型的緩冲层的工序，所述台阶形杂质层形成工序在所述形成緩沖层的工序之后进行。
17. 如权利要求14所述的半导体装置的制造方法，其中，所述 台阶形杂质层形成工序中，在所述第一表面侧形成所述台阶形杂质 层，以作为第二导电型的台阶形杂质层。
18. 如权利要求17所述的半导体装置的制造方法，其中， 所述形成阳才及部的工序包括从所述第一主表面导入第二导电型的杂质的工序，和 通过实施热处理，形成杂质浓度从所述第一主表面到规定的深度 逐渐减少的第二导电型的阳极层的工序，所述台阶形杂质层形成工序在所述形成阳极层的工序之后进行。
19. 如权利要求14所述的半导体装置的制造方法，其中， 所述台阶形杂质层形成工序包括在所述第一表面侧形成所述台阶形杂质层作为第二导电型的台 阶形杂质层的工序，和在所述第二表面侧形成所述台阶形杂质层作为第一导电型的台 阶形杂质层的工序。
20. 如权利要求19所述的半导体装置的制造方法，其中， 所述形成阴极部的工序包括从所述第二主表面导入第一导电型的杂质的工序，和 通过实施热处理，形成杂质浓度从所述第二主表面到规定深度逐 渐减少的第 一 电型的緩冲层的工序， 所述形成阳极部的工序包括从所述第一主表面导入第二导电型的杂质的工序，和 通过实施热处理，形成杂质浓度从所述第一主表面到规定深度逐 渐减少的第二导电型的阳极层的工序，所述台阶形杂质层形成工序在所述形成緩冲层的工序之后进行， 所述台阶形杂质层形成工序在所述形成阳极层的工序之后进行。
全文摘要
PIN二极管具备n-漂移层(6)、p阳极层(8)、n缓冲层(12)、n+层(16)、表面电极(14)和背面电极(18)。n+层(16)的杂质浓度具有台阶形分布，从第二主表面到规定深度大致一定。n缓冲层(12)的杂质浓度从n+层(16)到n-漂移层(6)缓慢地减少。n-漂移层(6)的杂质浓度反映半导体衬底的杂质浓度，相对于深度方向大致一定。p阳极层(8)的杂质浓度从第一主表面到n-漂移层(6)比较急剧地减小。从而，获得按照所适用的产品得到高精度的所希望的特性的半导体装置。
文档编号H01L29/868GK101640222SQ20091013716
公开日2010年2月3日 申请日期2009年5月4日 优先权日2008年7月31日
发明者藤井秀纪 申请人:三菱电机株式会社