半导体结构的制作方法

专利名称：半导体结构的制作方法
技术领域：
本发明涉及半导体结构与方法，特别涉及高压金属氧化物半导体场效应
晶体管(metal-oxide-semiconductor field-effect transistor, MOSFET)。
背景技术：
一般制造的超高压MOSFET具有共平面的漏极与源极区。图1A显示现 有技术中的一超高压MOSFET元件100。元件100形成于一p型基底101上， 且另外的p层113外延成长于基底101上。高压p阱115相邻于高压n阱103 在外延成长p层113中。将N+源极117置于高压p阱115中，且N+漏极105 置于高压n阱103中。栅极介电层111与栅极电极110从N+源极117之上 延伸至场氧化层(field oxide)107的一部分上。元件100也包括位于高压p阱 115中的P+收集区(pickup region)119。提供一正电压至栅极电极110包括一 电流流经通道从N+源极117进入高压n阱103，其中于N+漏极105收集电 流。
此形式的超高压MOSFET具有一问题，当实施高电压于此超高压 MOSFET时，其无法维持低的导通电阻(on-resistance)。当电流行经元件时导 通电阻影响电力转换成热能。而元件的导通电阻越大，元件的效率越低。因 此为了元件的效率，需尽可能降低此电阻。
图1B显示在现有技术中所知的其他设计来减轻此问题的元件150。除 了增加了场环109以外，元件150与图1A的元件100相似，其中相同的附 图标记用来表示相同的元件。场环109运作以减少表面电场且改善飘移区的 消耗能力。因此飘移区的掺杂浓度可被增加，且与元件100相较，元件150 的导通电阻可被降低。
现有技术元件100 (如图1A所示)与现有技术元件150 (如图1B所示) 击穿电压(breakdownvoltage)仍然不令人满意。如本技术领域所熟知，只可在 电压低于其个别的击穿电压的情形下在操作元件。当大于击穿电压的电压实施于元件(例如元件100与元件150)上时，破坏性与不可逆的损伤会发生 于元件上，使得元件于商业上无用，且会被要求置换元件。所以亟需增加击 穿电压。因此，需要一经改善的超髙电压元件以降低导通电阻与更进一步增 加击穿电压。

发明内容
通过本发明的实施例可解决这些或其他问题，且可达到技术性优点，而 本发明实施例提供在超高压MOSFET中的一延伸飘移区，而当将元件置于 高电压下时，此超高压MOSFET具有降低的导通电阻与增高的击穿电压。
本发明提供一种半导体结构，包括 一半导体基底，其为一第一导电形 式； 一前高压阱区于该半导体基底中，其中该前高压阱区为与该第一导电形 式相反的一第二导电形式； 一高压阱区于该前高压阱区上，其中该高压阱区 为该第二导电形式； 一场环，其为该第一导电形式，占据该高压阱区的一顶 部，其中至少该前高压阱区、该高压阱区与该场环之一包括至少两个通道； 一绝缘区于该场环与该高压阱区的一部分上； 一漏极区于该高压阱区中且邻 接该绝缘区； 一栅极电极于该绝缘区的一部分上；以及一源极区相对于该源 极区在该栅极的一相对侧上。
本发明也提供一种半导体结构，包括 一半导体基底，其为一第一导电 形式； 一前高压阱区于该半导体基底中，其中该前高压阱区为与该第一导电 形式相反的一第二导电形式； 一高压阱区于该前高压阱区上且与其接触，其 中该高压阱区为该第二导电形式；以及多个第一通道，其为该第二导电形式， 且从该高压阱区的上表面延伸至该前高压阱区的下表面。该前高压阱区中的 所述多个第一通道的部分的第二导电形式杂质的浓度低于在该前高压阱区 中的第二导电形式杂质的浓度。在该高压阱区中的所述多个第一通道的部分 的第二导电形式杂质的浓度低于在该高压阱区中的第二导电形式杂质的浓 度。该半导体结构还包括一场环在该高压阱区的一顶部中，其中该场环为该 第一导电形式；多个第二通道，其为该第一导电形式，且在该场环中，其中 所述多个第二通道的第一导电形式杂质的浓度低于在该场环中的第一导电 形式杂质的浓度； 一漏极区于该高压阱区中； 一绝缘区于该场环上； 一栅极 电极于该绝缘区的一部分上；以及一源极区相对于该源极区在该栅极的一相对侧上，其中该源极区与该漏极区为该第二导电形式。
本发明也提供另一种半导体结构，包括 一半导体基底，其为一第一导 电形式； 一前高压阱区于该半导体基底中，其中该前高压阱区为与该第一导 电形式相反的一第二导电形式； 一高压阱区于该前高压阱区上且与其接触， 其中该高压阱区为该第二导电形式，且相较于该前高压阱区具有一较高的杂 质浓度；以及多个第一通道，其为该第二导电形式，且从该高压阱区的上表 面延伸至该前高压阱区的下表面。在该前高压阱区与该高压阱区中的所述多 个该第一通道的部分的第二导电形式杂质的浓度分别低于在该前高压阱区 与该高压阱区中的第二导电形式杂质的浓度。该半导体结构还包括一场环， 其为该第一导电形式且在该高压阱区的一顶部中，其中该前高压阱区、该高 压阱区与该场环各包括一直线区与一弯曲区，且其中各该弯曲区还包括一内 部区与一外部区；多个第二通道，其为该第一导电形式，且在该场环中，其 中所述多个第二通道的第一导电形式杂质的浓度低于在该场环中的第一导 电形式杂质的浓度，且其中所述多个第一与第二通道为在该前高压阱区、该 高压阱区与该场环的该内部区中； 一漏极区于该高压阱区中； 一绝缘区于该 场环上且与其接触； 一栅极电极于该绝缘区的一部分上；以及一源极区相对 于该源极区在该栅极的一相对侧上，其中该源极区与该漏极区为该第二导电 形式。
本发明也提供一种形成半导体结构的方法，包括提供一半导体基底， 其为一第一导电形式；形成一前高压阱区于该半导体基底中，其中该前高压 阱区为与该第一导电形式相反的一第二导电形式；形成一高压阱区于该前高 压阱区上且与其接触，其中该高压阱区为该第二导电形式；以及形成多个第 一通道，其为该第二导电形式，且从该高压阱区的上表面延伸至该前高压阱 区的下表面。该前高压阱区中的所述多个该第一通道的部分的第二导电形式 杂质的浓度低于在该前高压阱区中的第二导电形式杂质的浓度。在该高压阱 区中的所述多个该第一通道的部分的第二导电形式杂质的浓度低于在该高 压阱区中的第二导电形式杂质的浓度。该形成半导体结构的方法还包括形成 一场环占据该高压阱区的一顶部，其中该场环为该第一导电形式；形成多个 第二通道，其为该第一导电形式，且在该场环中，其中所述多个第二通道的 第一导电形式杂质的浓度低于在该场环中的第一导电形式杂质的浓度；形成
8一绝缘区于该场环与该高压阱区的一部分上，并与该场环与该高压阱区接 触；形成一栅极电极于该绝缘区的一部分上；以及形成一源极区与一漏极区 于该栅极的相对侧上。
本发明另提供一种形成半导体结构的方法，包括提供一半导体基底， 其为一第一导电形式；形成一第一光致抗蚀剂于该半导体基底上，其中以至 少两个狭缝与与两个开口将该第一光致抗蚀剂开口；穿过该第一光致抗蚀剂
将该半导体基底的顶部进行注入以形成一前高压阱区，其中该前高压阱区为 与该第一导电形式相反的一第二导电形式；外延成长一半导体层于该半导体 基底与该前高压阱区上以形成一外延层；形成一第二光致抗蚀剂于该外延层 上，其中以至少两个狭缝与与两个开口将该第二光致抗蚀剂开口；将该外延
层的一部分进行注入以形成一高压阱区，且其与该前高压阱区接触，其中该 高压阱区为该第二导电形式；形成一第三光致抗蚀剂于该外延层上，其中以 至少两个狭缝与与两个开口将该第二光致抗蚀剂开口；以及将该高压阱区的
一顶部进行注入以形成一场环，其为该第一导电形式。
通过使用本发明的实施例，减低了高压MOSFET的导通电阻与增高了 元件的击穿电压。有益的是，本发明的实施例不需要额外的掩模。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特 举优选实施例，并配合附图，作详细说明如下。


图1A显示一传统超高压MOSFET的剖面图。
图1B显示一具有场环的传统超高压MOSFET的剖面图。
图2显示本发明实施例的俯视图。
图3A-图31显示形成显示于图2的实施例的中间工艺的剖面图，其中剖 面图为取自一平面横越图2中的线A-A'。
图4显示显示于图2的实施例的剖面图，其中剖面图为取自一平面横越 图2中的线B-B'及/或C-C'。
图5显示本发明一替代实施例的俯视图，其中通道形成于一方向垂直于 显示于图2中的通道的方向。
图6显示本发明另一替代实施例的俯视图，其中通道形成为圆形。
9图7显示漏极电流为电压的函数。
上述附图中的附图标记说明如下-
100 超高压MOSFET元件
101 p型基底
103 高压n阱
105 N+漏极
107 场氧化层
109 场环
110 栅极电极
111 栅极介电层
113 p层
115 高压p阱
117 N+源极
119 P+收集区
150 元件
10 超高压MOSFET
12 替代的超高压MOSFET
20 半导体基底
24 前高压n阱区
241、 242 前高压n阱区的区域
26 光致抗蚀剂
27 开口
28 经掺杂的半导体层/外延层
W2 开口 27的宽度
34 高压n阱区
341 高压n阱区的部分
342 高压n阱区的部分
36 光致抗蚀剂
40 n阱
42 p阱46 场环/反向掺杂区
461、 462 狭缝
48 光致抗蚀剂
52 场介电层/绝缘层
54 绝缘层
56 栅极介电层
58 栅极电极
60 源极区
62 漏极区
66 收集区
70 直线区
72 弯曲区
74 内部区域
76 外部区域
具体实施例方式
提供一新的高压MOSFET其形成方法，而此新的高压MOSFET具有减 低的导通电阻、增高的击穿电压与增高的稳定度。此元件的制造方法将在以 下段落详细说明。在本发明的所有附图与所示出的实施例中，相同的附图标 记代表相同的元件。
图2显示超高压MOSFET IO的俯视图。为了有较清楚的附图，只示出 选择的元件。而可于剖面图中发现剩余的元件，例如图3I所示者。MOSFET 10包括直线区70与弯区区72。阴影区为场环46的部分。漏极区62形成于 场环46的中央且被场环42所环绕。源极区60环绕场环46，且形成一封闭 的环路。 一般而言，超高压MOSFET 10占据巨大面积，且因此与超高压 MOSFET 10的长度与宽度相较，源极区60与漏极区62为狭窄的。因此源 极区60与漏极区62只以一条线来显示。然而它们实际上的宽度为，例如数 微米。
通过漏极区62将弯曲区72分隔成一内部部分74与外部部分76，其中 相较于外部部分76，内部部分74较接近曲线的中央。在内部部分74中，将
ii场环46开槽，而具有交错的狭缝461与462，且狭缝461与462具有交错的 浓度。场环46的阴影狭缝相较于介于阴影狭缝461间的无阴影狭缝462，具 有较高的浓度。在整篇发明说明中，无阴影狭缝462也指通道。在一实施例 中，于弯曲区72的外部部分76中，优选为将场环46均匀地掺杂。然而， 其也可具有交错的掺杂浓度而与内部部分74相似。相似地，在直线区70中， 优选为均匀地惨杂场环46。然而，在直线区70中的场环46的部分也可具有 交错的掺杂浓度。
图2显示将前高压n阱区(pre-high-voltage n-well region, pre-HVNW)24 与高压n阱区34开槽，并具有在交错的狭缝中的交错的浓度(需注意的是， 区域24与34的边缘可不与区域46的边缘部分重叠，如图3I中所示。为了 更清楚显示，此种于边缘部分的差异不于图2中显示)。前高压n阱区24 与高压n阱区34的狭缝与其邻近也称为通道的狭缝相较，具有较低的杂质 浓度。在一实施例中，如图2所示，在前高压n阱区24与高压n阱区34中 的通道与在场环46中的通道部分重叠。然而它们也可不对齐。
图3A-图3I显示形成超高压MOSFET IO的中间工艺的剖面图，其中剖 面图为取自一平面横越图2中的线A-A'。参见图3A，提供半导体基底20。 半导体基底20优选包括硅，且其被一 p型杂质轻掺杂。然而也可使用其他 一般使用的半导体材料，例如SiGe或其类似物。前高压n阱区24形成于基 底20的一顶部部分中，且优选通过例如形成光致抗蚀剂26，以注入n型掺 杂物，例如磷，进入基底20的上方区域来形成。或者也可使用其他n型掺 杂物，例如砷、锑、其组合物或其类似物。在一实施例中，注入的剂量为介 于约1 X 1010/cm2与约1 X 1016/cm2之间。前高压n阱区24的厚度优选为 2-10 um，且例如更佳为8.5 um。然而可以了解的是，发明说明中所提到 的尺寸，仅仅为例子，且若使用的形成技术不同，其也可以有所改变。在形 成前高压n阱区24之后，移除光致抗蚀剂26。
在一实施例中，将光致抗蚀剂26开槽，并具有至少两个狭缝，优选为 多于两个。因此开口 27形成于光致抗蚀剂狭缝之间。前高压n阱区24露出 于开口 27的部分为前高压n阱区的区域241，此部分受到直接前高压n阱区 注入。通过光致抗蚀剂26遮蔽的前高压n阱区24的部分为前高压n阱区的 区域242，其不露出而不直接受到前高压n阱区注入，但会接受到于接下来
12的热工艺中扩散自前高压n阱区的区域241的杂质。因此在有光致抗蚀剂26 的形成的情况下，由于扩散，在前高压n阱区的区域241与前高压n阱区的 区域242两者中的杂质浓度会下降。在扩散后，在前高压n阱区的区域241 中的n型杂质的浓度高于在前高压n阱区的区域242中的n型杂质的浓度， 且因此杂质的浓度为呈交错。
相较地，在一实施例中，其中在直线区70的前高压n阱区24 (参见图 2)不被光致抗蚀剂狭缝26覆盖，在前高压n阱区24的杂质浓度较高。如 本技术领域所知，较大的电场形成在弯曲较大处。因此，弯曲区72的内部 部分74 (参见图2)比起外部部分76与直线区70具有较高的电场，且为微 弱区(weakregion)。减低在弯曲区72的内部部分74中之前高压n阱区24的 杂质浓度帮助改善超高压MOSFET 10的击穿电压。
为了改善于接下来的扩散后在前高压n阱区24中的杂质浓度的均匀度， 光致抗蚀剂狭缝26的数目优选大于约10。又，为了确定在扩散后，前高压 n阱区的区域242会被转变为n型，开口 27优选具有一小宽度W2。在一实 施例中，宽度W2小于约4 um。需了解的是，W2允许的最大宽度与p型 基底20中的p型杂质浓度与及前高压n阱区的区域241中的注入的n型杂 质浓度相关。又，光致抗蚀剂狭缝26具有一总面积，且光致抗蚀剂狭缝26 的总面积比前高压n阱区24的总面积的比值优选为约20-80%。此面积比值 决定在前高压n阱区的区域241与242中的最终杂质浓度，且面积比越低， 最终杂质浓度也会越低。通过宽度比值来决定面积比值。因此，开口 27的 宽度Wl比光致抗蚀剂狭缝26的宽度W2的比值优选为介于1/4与4之间。
图3B显示于基底20与前高压n阱区24上形成经掺杂的半导体层28。 经掺杂的半导体层28包括一半导体材料，例如硅，且可以外延成长经掺杂 的半导体层28。因此，经掺杂的半导体层28也指外延层28。经掺杂的半导 体层28的厚度可大于约8.5 um。优选为当外延成长进行时，以p型杂质在 原处掺杂半导体层28。
又图3B显示高压n阱区34的形成。可经过光致抗蚀剂26通过注入一 n 型惨杂物，例如磷、砷、锑或其类似物来形成高压n阱区34。优选为，高压 n阱区34的浓度大于前高压n阱区24的杂质浓度，且可使用介于约IX 1010/cm2与约1X1016/cm2之间的剂量。在一实施例中，高压n阱区34的厚度实质上等于外延层28的厚度，且因此高压n阱区34与前高压n阱区24 毗连。
相似于前高压n阱区24，高压n阱区34优选在弯曲区72的内部部分 74中具有交错的杂质浓度(参见图2)。因此优选将光致抗蚀剂36开槽， 且因此高压n阱区34包括直接注入的部分461与通过光致抗蚀剂36的狭缝 遮蔽的部分462 (也指通道)。在接下来的扩散工艺后，于通道462中的杂 质浓度低于部分461。高压n阱区34可具有一均匀的杂质浓度于弯曲区72 的外部部分76及/或直线区70中(参见图2)，然而也可采取交错的掺杂浓 度。优选为可使用形成光致抗蚀剂26的相同掩模(为了定义光刻图案)来 形成光致抗蚀剂36。因此直接注入高压n阱区的部分341与前高压n阱区的 区域241为垂直排列，且高压n阱区的部分342与前高压n阱区的区域242 为垂直排列。在替代实施例中，使用不同的掩模形成光致抗蚀剂26与36， 且直接注入高压n阱区的部分341可以或可以不与前高压n阱区的区域241 垂直排列。
图3C显示n阱40的形成。优选为，通过形成一光致抗蚀剂(未显示) 且注入一 n型杂质(例如至一高于高压n阱区34的n型杂质浓度)来形成n 阱40。在一实施例中，注入的剂量为介于约1X1010/cm2与约1X1016/cm2 之间。N阱40优选具有一底部表面低于高压n阱区34的底部表面。或者， N阱40的底部表面可水平于高压n阱区34的底部表面，或低于高压n阱区 34的底部表面。
图3D显示p阱42的形成。优选为，形成p阱42与高压n阱区34邻接。 在一实施例中，p阱42与高压n阱区34分离，如图3D所示。在替代的实 施例中，p阱区42与高压n阱区34毗连以产生介于两阱区之间的连接。可 通过形成一光致抗蚀剂(未显示)，与以一p型掺杂物，例如硼、铟或其类 似物来注入p型外延层28的所需部分来形成p阱区42。 一注入的示范剂量 为介于约1X1010/cm2与约1X1016/cm2之间。在一实施例中，p阱区42的 深度为约2-6 U m，优选为约4 um。
图3E显示以p型掺杂物反向掺杂(counter-doping)n阱34以形成反向掺 杂区46。在一实施例中，反向掺杂区46为一环形(参见图2)，因此在发 明说明中也可指场环46。可通过以一 p型掺杂物掺杂高压n阱区34的一顶部部分至一小于高压n阱区34的深度，来形成场环46。场环46的厚度够厚， 以使在接下来形成场介电层52后(图3F所示)，仍然有场环46的剩余部 分在场介电层52下。场环46的厚度为约0.4-2 ii m，且优选为1 y m。场 环46可与n阱区40毗连或分开。
相似于前高压n阱区24与高压n阱区34，场环优选具有一交错的杂质 浓度。因此，优选将光致抗蚀剂48开槽，且因此场环46包括直接注入部分 461与通过光致抗蚀剂48的狭缝遮蔽的部分462 (也指通道)。在一实施例 中，直接注入的部分461与前高压n阱区的区域241为垂直排列，且部分462 与前高压n阱区的区域242为垂直排列。在替代实施例中，直接注入的部分 461不与前高压n阱区的区域241垂直排列。
在一实施例中，在一提升的温度下，可执行一阱区置入工艺(wdldrive-in process),以使在直接注入部分241、 341与461中的杂质分别扩散至242、 342与462。然而由于此形成可包括多个高温工艺，各对扩散有贡献，所以 直到图31并无显示由扩散导致的影响。
图3F显示于高压n阱区34的部分上形成绝缘层52。额外的绝缘层54 可形成在p阱区42与p外延层28的部分与其类似物之上。可使用硅的局部 氧化(local oxidation of silicon, LOCOS)来形成绝缘层52与54，或绝缘层52 与54可为浅沟槽隔离(shallow trench isolation, STI)区。
图3G显示栅极介电层56与栅极电极58的形成。栅极介电层56沉积于 场介电层52的一上部且延伸以覆盖p阱区42的一部分。栅极电极58沉积 于栅极介电层56之上。栅极电极58为导电的且可使用经掺杂的多晶硅、金 属、金属合金或其类似物来形成。在此例子中，栅极电极58包括多晶硅， 栅极电极58的表面可被硅化。
图3H显示在p阱区42中形成源极区60，与在n阱区40中形成漏极区 62。可通过注入一 n型掺杂物(例如磷)至一浓度(例如介于约1 X 1019/cm3 与约2X1021/cm3之间)来形成源极区60与漏极区62。收集区(pickup region)66，其为p型，形成于p阱区42中，具有一浓度介于约1 X 1019/cm3 与约2X1021/cm3之间。
如先前段落所述，显示于图3H的结构会受到许多具有热预算(thermal budget)的步骤。因此直接注入区241、 341与461中的杂质会分别扩散至邻
15接的通道242、 342与462。所产生的结构如图31所示。在注入之后，区域 241、 242、 341与342为n型，且区域241与341分别相较于通道242、 342 会具有一较高的杂质浓度。相似地，区域461与462为p型，且区域461相 较于通道462会具有一较高的杂质浓度。
由于扩散，于弯曲区72的内部部分74的区域24、 34与46(参见图2) 的杂质浓度实质上低于在直线区70中的分别区域中的杂质浓度，其中在直 线区70中分别的部分在分别注入时，没有被遮蔽。在一实施例中，在扩散 与最终封装工艺后，在直接注入区241、 341与461中的杂质浓度小于在直 线区70中的分别的注入区24、 34与46的约80%。进一步而言，在扩散与 最终封装工艺后，在通道242、 342与462中的杂质浓度可小于分别的直接 注入区241、 341与461的约80%。
图4显示在图2中的超高压MOSFET IO的其他剖面图，其中剖面图为 取自一平面横越图2中的线B-B，及域C-C'。在一实施例中，于弯曲区72 的外部部分76与直线区70中(参见图2)，区域24、 34与46没有被开槽， 如图4所示。或者，超高压MOSFET10的弯曲区72的外部部分76及/或直 线区70也可在场环46、前高压n阱区24与高压n阱区34中具有交错掺杂 浓度。
本发明实施例具有多种替代形式。例如，图5显示前高压n阱区24、高 压n阱区34与场环46的狭缝于半径方向，或换句话说，其垂直于源极区60 与漏极区62的纵长方向。或者在俯视图中，区域24、 34与46的狭缝可具 有其他形状，例如栅格(未显示)。在此例子中，可将栅格视为弧形狭缝的 组合，如图2所示，而笔直的狭缝如图5所示。
图6显示一替代的超高压MOSFET 12，其包括源极区60与漏极区62， 在端点形成弧形。在此实施例中，前高压n阱区24、高压n阱区34与场环 46可包括交错的注入区，且前高压n阱区24、高压n阱区34与场环46的 狭缝形状为圆形或至少为接近圆形。
本领域普通技术人员可以了解，此处所显示的实施例，仅仅为本发明的 附图实施例。例如当所讨论的实施例为n型超高压MOSFET时，其他实施 例可为p型超高压MOSFET，具有相反的源极/漏极区、高压阱区、前高压 阱区、阱区、基底、通道与其类似物的导电形式。
16有益的是，通过注入前高压n阱区24、高压n阱区34与场环46的交错 狭缝，减低在前高压n阱区24、高压n阱区34与场环46中的杂质浓度。此 有利地增加所产生超高压MOSFET的击穿电压。获得此优点而不需额外的 掩模，其中使用相同的掩模以在弯曲区72的外部部分76中，而不是在其他 部分/区域中产生不同杂质浓度。图7显示击穿电压曲线。圆形代表从本发明 实施例(如图3I所示)获得的数据，而正方形代表从前高压n阱区、高压n 阱区与场环被均匀注入的例子所获得的数据。显示于图7的结果显示出通过 使用本发明实施例，击穿电压从约700 V增加至约800 V。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何 本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更 动与润饰，因此本发明的保护范围当以所附的权利要求所界定的范围为准。
权利要求
1.一种半导体结构，包括一半导体基底，其为一第一导电形式；一前高压阱区于该半导体基底中，其中该前高压阱区为与该第一导电形式相反的一第二导电形式；一高压阱区于该前高压阱区上，其中该高压阱区为该第二导电形式；一场环，其为该第一导电形式，占据该高压阱区的一顶部，其中至少该前高压阱区、该高压阱区与该场环之一包括至少两个通道，所述通道为与分别的该前高压阱区、该高压阱区与该场环的导电形式相同，且其中所述通道与分别的该前高压阱区、该高压阱区与该场环之一相较具有一较低的杂质浓度；一绝缘区于该场环与该高压阱区的一部分上；一漏极区于该高压阱区中且邻接该绝缘区；一栅极电极于该绝缘区的一部分上；以及一源极区相对于该源极区在该栅极的一相对侧上。
2. 如权利要求1所述的半导体结构，其中该前高压阱区、该高压阱区与 该场环各包括两个通道。
3. 如权利要求2所述的半导体结构，其中于该前高压阱区中的所有所述 通道与于该高压阱区中的通道对齐。
4. 如权利要求3所述的半导体结构，其中于该前高压阱区、该高压阱区 与该场环中的所有所述通道为垂直排列。
5. 如权利要求1所述的半导体结构，其中于所述通道中的该杂质的浓度 低于在该前高压阱区、该高压阱区与该场环的分别之一中的该杂质浓度的约 80%。
6. 如权利要求1所述的半导体结构，其中所述通道为一狭缝的形式。
7. 如权利要求6所述的半导体结构，其中该狭缝与该漏极区的一最近部 分的纵长方向垂直。
8. 如权利要求1所述的半导体结构，还包括一额外的前高压阱区于该半导体基底中，其中该额外的前高压阱区为该 第二导电形式，且与该前高压阱区电性连接；一额外的高压阱区于该额外的前高压阱区之上并与其接触，其中该额外 的高压阱区为该第二导电形式，且与该高压阱区电性连接；以及一额外的场环，其为该第一导电形式，占据该额外的高压阱区的一顶部， 其中该额外的场环与该场环电性连接，且其中该额外的前高压阱区、该额外 的高压阱区与该额外的场环无通道，且分别相对于该前高压阱区、该高压阱 区与该场环在该漏极区的一相对侧上。
9. 一种半导体结构，包括-一半导体基底，其为一第一导电形式；一前高压阱区于该半导体基底中，其中该前高压阱区为与该第一导电形 式相反的一第二导电形式；一高压阱区于该前高压阱区上且与其接触，其中该高压阱区为该第二导 电形式；多个第一通道，其为该第二导电形式，且从该高压阱区的上表面延伸至 该前高压阱区的下表面，其中在该前高压阱区中的所述多个第一通道的部分 的第二导电形式杂质的浓度低于在该前高压阱区中的第二导电形式杂质的 浓度，且在该高压阱区中的所述多个第一通道的部分的第二导电形式杂质的 浓度低于在该高压阱区中的第二导电形式杂质的浓度；一场环在该高压阱区的一顶部中，其中该场环为该第一导电形式； 多个第二通道，其为该第一导电形式，且在该场环中，其中所述多个第 二通道的第一导电形式杂质的浓度低于在该场环中的第一导电形式杂质的 浓度；一漏极区于该高压阱区中； 一绝缘区于该场环上；一栅极电极于该绝缘区的一部分上；以及一源极区相对于该源极区在该栅极的一相对侧上，其中该源极区与该漏 极区为该第二导电形式。
10. 如权利要求9所述的半导体结构，还包括一额外的前高压阱区于该半导体基底中，其中该额外的前高压阱区为该 第二导电形式，且与该前高压阱区电性连接；一额外的高压阱区于该额外的前高压阱区之上并与其接触，其中该额外的高压阱区为该第二导电形式，且与该高压阱区电性连接；以及一额外的场环，其为该第一导电形式，于该额外的高压阱区中，且于该 额外的高压阱区的一顶部中，其中该额外的场环与该场环电性连接，且其中 该额外的前高压阱区、该额外的高压阱区与该额外的场环无通道，且分别相 对于该前高压阱区、该高压阱区与该场环在该漏极区的一相对侧上。
11. 如权利要求IO所述的半导体结构，其中于该前高压阱区与该高压阱 区中的该第二导电形式杂质的浓度分别低于在该额外的前高压阱区与该额 外的高压阱区中的该第二导电形式杂质浓度的约80%。
12. 如权利要求IO所述的半导体结构，其中于该场环中的该第一导电形 式杂质的浓度低于在该额外的场环中的该第一导电形式杂质浓度的约80%。
13. —种半导体结构，包括-一半导体基底，其为一第一导电形式；一前高压阱区于该半导体基底中，其中该前高压阱区为与该第一导电形 式相反的一第二导电形式；一高压阱区于该前高压阱区上且与其接触，其中该高压阱区为该第二导 电形式，且相较于该前高压阱区具有一较高的杂质浓度；多个第一通道，其为该第二导电形式，且从该高压阱区的上表面延伸至 该前高压阱区的下表面，其中在该前高压阱区与该高压阱区中的所述多个第 一通道的部分的第二导电形式杂质的浓度分别低于在该前高压阱区与该高 压阱区中的第二导电形式杂质的浓度；一场环，其为该第一导电形式且在该高压阱区的一顶部中，其中该前高 压阱区、该高压阱区与该场环各包括一直线区与一弯曲区，且其中各该弯曲 区还包括一内部区与一外部区；多个第二通道，其为该第一导电形式，且在该场环中，其中所述多个第 二通道的第一导电形式杂质的浓度低于在该场环中的第一导电形式杂质的 浓度，且其中所述多个第一与第二通道为在该前高压阱区、该高压阱区与该 场环的该内部区中；一漏极区于该高压阱区中；一绝缘区于该场环上且与其接触；一栅极电极于该绝缘区的一部分上；以及一源极区相对于该源极区在该栅极的一相对侧上，其中该源极区与该漏 极区为该第二导电形式。
14. 如权利要求13所述的半导体结构，其中该前高压阱区、该高压阱区 与该场环的该外部区与该直线区不具有通道。 '
15. 如权利要求13所述的半导体结构，还包括额外的通道形成在前高压 阱区、该高压阱区与该场环的该外部区中，其中该前高压阱区、该高压阱区 与该场环的该直线区不具有通道。
全文摘要
一种半导体结构，包括一半导体基底，其为一第一导电形式；一前高压阱(pre-high-voltage well，pre-HVW)区于该半导体基底中，其中该前高压阱区为与该第一导电形式相反的一第二导电形式；一高压阱(high-voltage well，HVW)区于该前高压阱区上，其中该高压阱区为该第二导电形式；一场环(field ring)，其为该第一导电形式，占据该高压阱区的一顶部，其中至少该前高压阱区、该高压阱区与该场环之一包括至少两个通道(tunnel)；一绝缘区于该场环与该高压阱区的一部分上；一漏极区于该高压阱区中且邻接该绝缘区；一栅极电极于该绝缘区的一部分上；以及一源极区相对于该源极区在该栅极的一相对侧上。通过使用本发明的实施例，减低了高压金属氧化物半导体场效应晶体管(MOSFET)的导通电阻与增高了元件的击穿电压。
文档编号H01L29/06GK101685833SQ20091014014
公开日2010年3月31日 申请日期2009年7月8日 优先权日2008年7月9日
发明者巫宗晔, 陈富信, 黄宗义, 黄柏晟, 黄麒铨 申请人:台湾积体电路制造股份有限公司