专利名称：非易失性存储器及其制造方法
技术领域：
本发明的构思总地涉及半导体器件，更具体地，涉及能够采用电荷存储 层记录或擦除数据的非易失性存储器。本发明的构思还涉及制造此类非易失 性存储器的方法。
背景技术：
包括半导体器件的主电子系统(host electronic system )已经在尺寸上变 得越来越小，但是仍然需要用于处理(也就是，存储、操纵、取回和擦除) 大量的数据。因此，对包括非易失性存储器的当前电子系统存在对增大操作 速度、功能适应性以及更大的集成密度的持续需求。在电子系统内产生的物 理空间的不足已经推动设计者实现多级(multi-level)非易失性存储器以替 代传统的单层器件。
多级非易失性存储器的特征在于多个垂直(也就是，Z方向取向)堆叠 的组成层。每个单独的层通常包括存储单元阵列并倾向于占据与许多传统单 层非易失性存储器大致相同尺寸的横向(lateral)覆盖区(footprint)(也就 是，X/Y截面)。组件在多级非易失性存储器内的布置将随用于机械堆叠并 电连接该组件的设计和制造技术而变化。不幸地，随着多级非易失性存储器 中堆叠的层的数目增加，与制造和测试相关的困难也增加并且该困难抬高了 整个制造成本。
发明内容
根据本发明构思的一个方案，提供了一种非易失性存储器，该非易失性 存储器包括第一半导体层，沿第一方向延伸；第二半导体层，平行于第一 半导体层延伸并与第一半导体层分隔开；隔离层，在第一半导体层与第二半 导体层之间；第一控制栅极电极，在第一半导体层与隔离层之间；第二控制 栅极电极，在第二半导体层与隔离层之间，其中第二控制栅极电极和第一控 制栅极电极分别设置在隔离层的相反侧；第一电荷存储层，在第一控制栅极电极与第一半导体层之间；以及第二电荷存储层，在第二控制栅极电极与第
二半导体层之间。
根据本发明构思的另 一方案，提供了 一种多层垂直堆叠的非易失性存储
器，其包括垂直堆叠4吏得一个单层堆叠在另一单层顶部的多个单层，其中 每个单层通过第一半导体层和第二半导体层的交替布置而形成在公共横向 平面；其中每个第 一半导体层平行于相应的第二半导体层延伸并通过隔离层 与该第二半导体层分隔；第 一控制栅极电极设置在第 一半导体层与隔离层之 间，并且第二控制栅极电极设置在第二半导体层与隔离层之间，使得第二控 制栅极电极和第 一控制栅极电极分别设置在隔离层的相反侧；第 一 电荷存储 层设置在第一控制栅极电极与第一半导体层之间，第二电荷存储层设置在第 二控制栅极电极与第二半导体层之间。
根据本发明构思的另 一方案，提供了 一种制造非易失性存储器的方法。 该方法包括形成第一半导体层，该第一半导体层在第一方向上平行于相应
的第二半导体层延伸；在第一半导体层的暴露侧壁上形成第一电荷存储层并
且在第二半导体层的暴露侧壁上形成第二电荷存储层；在第一电荷存储层上 形成第一控制栅极电极并且在第二电荷存储层上形成第二控制栅极电极；以 及在第 一控制栅极电极与第二控制栅极电极之间形成隔离层。
将参照附图进一步详细描述本发明构思的示范性实施例，附图中 图1是根据本发明构思的实施例的非易失性存储器的一部分的透视图2是图1的非易失性存储器沿线n-n，剖取的截面图3是根据本发明构思的实施例的非易失性存储器的等效电路图4是根据本发明构思的另 一实施例的非易失性存储器的一部分的透视
图5是根据本发明构思的另一实施例的非易失性存储器的一部分的透视
图6是图5的非易失性存储器沿线VI-VI，剖取的截面图； 图7到图11是示出根据本发明构思的实施例的非易失性存储器的制造 方法的相关透^见图12是示意地示出适于包括根据本发明构思的实施例的非易失性存储器的存储卡的总框图；以及
图13是适于包括根据本发明构思的实施例的非易失性存储器的电子系 统的总框图。
具体实施例方式
在下文中，将参照附图更详细地描述本发明的构思。然而，本发明的构 思可以以多种不同的形式实施，而不应^^皮解释为^f义限于此处所述的实施例。 而是，这些实施例被提供作为教导的示例。
在全部附图中，为清晰起见，特定的层和区域的相对厚度和/或尺寸可以 被夸大。在整个附图和书面描述中，相同的附图标记用于指示相同或相似的 元件、层和/或区域。
在下面的实施例的描述中使用的术语可以被解释为本领域技术人员理 解的那些术语，除非另行定义。表述"至少一个"表示一个或者超过一个， 因此可以被理解为单数或复数。术语"在...上"可以用于描述一个层或区域 直接地形成在另一层或区域上，或者可以存在插入的层和/或区域。
图l是根据本发明构思的示范性实施例的非易失性存储器的透视图。图
2是图1的非易失性存储器沿线n-n，提取的截面图。
共同地参照图1和图2,设置了至少一个第一半导体层120a和至少一个 第二半导体层120b。第一半导体层120a和第二半导体层120b设置在相同横 平面(lateral plane)上且彼此面对。术语"横"和"垂直"在它们各自的取 向上是相对的。为了描述的清晰，横平面可以被认为由任意两个正交平面 X/Y限定，垂直平面(如在"垂直堆叠"中)可以被认为与定义的横平面正 交交叉。在图1和图2所示出的示例中，第一半导体层120a和第二半导体 层120b彼此分离地布置且彼此平行地对准，使得相应的侧壁彼此面对。在 相关的实施例中，第一半导体层120a和第二半导体层120b可以由单晶外延 层或多晶硅层形成。
至少一个隔离(例如，具有电绝缘性)层设置在第一半导体层120a与 第二半导体层120b之间。在图1和图2所示出的实施例中，多个隔离层段 170 (isolation layer segment)沿横平面间隔一定距离地布置以使第 一半导体 层120a与第二半导体层120b分隔开。用其它术语表述，多个隔离段沿第一 方向在第一半导体层120a与第二半导体层120b之间延伸。在图l和图2所示出的实施例中，隔离层段170大致处于间隙中间，该间隙将第一半导体层 120a和第二半导体层120b的相对的平行侧壁分隔开。然而，隔离层段170 的数目和它们在相对的半导体层之间的几何布置可以根据要形成的非易失 性存储器的期望容量来确定。在本发明构思的其它实施例中，第一半导体层 120a和第二半导体层120b可以被连续延伸的隔离层分隔，而不是定义的隔 离层段170。因此，将第一半导体层120a和第二半导体层120b分隔的隔离 结构在此后将^皮通称为"隔离层170"而不管特定的图案化。
至少一个第一控制栅极电极160a(也就是，多个第一控制栅极电极160a) 设置(也就是，以指定的间隔布置)在第一半导体层120a与隔离层170之 间。在图1和图2所示出的实施例中，第一控制栅极电极160a分别沿隔离 层170的第一侧壁(也就是，隔离层170的面对第一半导体层120a的侧壁) 设置。第一控制栅极电极160a的数目和布置可以根据要形成的非易失性存 储器的期望容量来确定。
至少一个第二控制栅极电极160b(也就是，多个第二控制栅极电极160b) 设置在第二半导体层120b与隔离层170之间。在图.l和图2所示出的实施 例中，第二控制栅极电极160b分别沿隔离层170的第二侧壁(也就是，隔 离层170的面对第二半导体层120b的侧壁)设置。以此方式，作为一个示 例，隔离层170设置在多个第一控制初H及电极160a与多个第二控制4册极电 才及160b之间。
至少一个第一电荷存储层140a设置在多个第一控制栅极电极160a与第 一半导体层120a之间。在图1和图2所示出的实施例中，第一电荷存储层 140a在第一方向随第一半导体层120a延伸，并以相应的间隔越过多个第一 控制栅极电极160a。以此方式，作为一个示例，第一电荷存储层设置在多个 第一控制栅极电极160a与第一半导体层120a之间。在相关的实施例中，连 续的第一电荷存储层140a可以实施为由组成的材料层图案化且与多个第一 控制栅极电极160a——对应的多个段。
至少一个第二电荷存储层140b关于隔离层170、多个第二控制栅极电极 160b和第二半导体层120b类似地设置。第一电荷存储层140a和第二电荷存 储层140b用作在非易失性存储器内数据处理(dataprogramming)的电荷束 缚介质。例如，第一电荷存储层140a和第二电荷存储层140b可以用作通常 知晓的浮置栅极型元件或电荷束縛型元件。浮置栅极型元件可以通过由导电材料例如多晶硅形成电荷存储层(140a和140b)来实现。电荷束縳型元件 可以通过由硅氮化物层、实现量子点的材料和/或纳米晶形成电荷存储层 (140a和140b)来实现。量子点和/或纳米晶结构可以将一个或多个导体(例 如，金属或半导体纳米颗粒)M在绝缘材料内来形成。电荷束缚型元件局 部地存储电荷，并可以用于在非易失性存储器内提供多位操作。
至少一个第一隧穿绝缘层130a设置在第一电荷存储层140a与第一半导 体层120a之间。在图1和图2所示出的实施例中，第一隧穿绝缘层130a在 第一方向随第一半导体层120a延伸，并以相应的间隔越过多个第一控制栅 极电极160a。如同第一电荷束缚层140a,多个第一隧穿绝缘层段可以被交 替地使用在多个第一控制栅极电极160a与第一半导体层120a之间。
至少一个第二隧穿绝缘层130b关于第二电荷存储层140b和第二半导体 层120b类似地设置。
至少一个第一阻挡绝缘层150a设置在第一电荷存储层140a与多个第一 控制栅极电极160a之间。在图1和图2所示出的实施例中，第一阻挡绝缘 层150a在第一方向随第一半导体层120a延伸，并以相应的间隔越过多个第 一控制栅极电极160a。如同第一电荷束绰层140a和第一隧穿层130a，多个 阻挡绝缘层段可以被交替地使用在多个第一控制栅极电极160a与第一半导 体层120a之间。
至少一个第二阻挡绝缘层150b关于第二电荷存储层140b和多个第二控 制才册极电极160b类似地i殳置。
图3是根据本发明构思的示范性实施例(例如图1和图2的实施例)的 非易失性存储器的等效电路图。
共同地参照图1到图3,包括第一半导体层120a和第一控制栅极电极 160a的第一堆叠结构构成了第一存储单元MCl的第一布置。包括第二半导 体层120b和第二控制栅极电极160b的第二堆叠结构构成了第二存储单元 MC2的第二布置。多个第一控制栅极电极160a可以用作第一字线WL1,多 个第二控制栅极电极160b可以单独地用作第二字线WL2。以此方式，第一 存储单元MC1的第一布置可以形成NAND型快闪存储器(flash memory device )的第 一 串(string )S 1 ，第二存储单元MC2的第二布置可以形成NAND 型快闪存储器的第二串S2。 在上述布置内，可以改变多个第一控制4册^l电才及160a和/或多个第二控制栅极电极160b的相邻的控制栅极电极之间的相应宽度，从而改变第一存 储单元MC1的第一布置和/或第二存储单元MC2的第二布置的相应密度。 因此，可以减少第一串Sl和第二串S2的长度，从而增大要形成的非易失性 存储器的总集成度。
同样注意，如上实施的第一字线WL1和第二字线WL2并不^C共享。， 此关系减小了由关于第一存储单元MC1的第一布置和第二存储单元MC2的 第二布置进行的重复操作引起的压力。因此，可以改善要形成的非易失性存 储器的总可靠性。
图4是根据本发明构思的另一示范性实施例的非易失性存储器的透视 图。此非易失性存储器在许多方面类似于关于图l到3所描述的实施例。由 此，在当前实施例中将不再重复之前描述的元件及可能的相互关系。
参照图4，第一半导体层120a和第二半导体层120b的堆叠布置设置在 公共平面(关于完成的非易失性存储器的最终取向为横向或垂直的)中。以 任意合理的数目，多个第一半导体层120a和相应的多个第二半导体层120b 交替地布置以实现图4的堆叠布置。相应的第一存储单元MC1的第一布置 和第二存储单元MC2的第二布置布置在交替的相邻配置中。实际上，第一 存储单元MC1和第二存储单元MC2的所得堆叠布置在所限定的公共平面内 形成存储单元矩阵。
如上所述，在4艮据本发明构思的实施例的所得非易失性存储器内的存储 单元的相对集成度可以采用此方法而显著地增大。
图5是根据本发明构思的另一实施例的非易失性存储器的透视图。图6 是图5的非易失性存储器沿线VI-VI，剖取的截面图。根据当前实施例的非 易失性存储器如图1到图4所示，因此这里将不提供对与图1到图4的组成 元件相同的组成元件的描述。
参照图5，多个堆叠布置垂直地堆叠使得一个垂直堆叠布置堆叠在另一 垂直堆叠布置的顶部，从而形成多层的垂直堆叠布置，其中每个堆叠布置包 括与多个第二半导体层120b交替地堆叠的多个第一半导体层120a。合成的 垂直堆叠布置实现了存储单元的三维阵列，该三维阵列与单个堆叠布置(如 图4中示出的那个)占据的横平面覆盖区相同。相邻的垂直堆叠布置被相应 的层间电介质层110分隔，层间电介质层110使第一半导体层120a/第二半 导体层120b之上和之下电绝缘。在图5示出的实施例中，多个第一控制栅极电极160a在第一方向沿相 应的第一半导体层120a延伸，多个第二控制4册极电极160b在第一方向沿相 应的第二半导体层120b延伸。所得的第一控制栅极电极和第二控制栅极电 极的垂直堆叠集合(collection)垂直向上延伸穿过多层垂直堆叠的布置。隔 离层170及形成第 一控制栅极和第二控制栅极的垂直堆叠集合的材料层可以 向上延伸穿过多层垂直堆叠的布置且越过多个第一半导体层120a和第二半 导体层120b。这些元件可以实现为连续且垂直延伸(running)的材料或者 图案化的材料层段。
类似地，第一隧穿绝缘层130a、第一电荷存储层140a和/或第一阻挡绝 缘层150a可以向上延伸穿过多层垂直堆叠的布置。对第二隧穿绝缘层130b、 第二电荷存储层140b和/或第二阻挡绝缘层150b也是这样。
图6的截面图示出了在根据本发明构思的实施例的多层垂直堆叠布置内 的这些材料层的相对取向。
第一存储单元MC1和第二存储单元MC2 (见例如图3)的三维矩阵可 以非常密集地集成在才艮据本发明构思实施例的所得非易失性存储器内，并在 要求大的数据存储容量和用最小空间分配来存取的主机系统(host system) 中随即可用。
图7到11是示出根据本发明构思实施例的非易失性存储器的制造方法 的相关透视图。
参照图7，层间电介质层110和半导体层120可以交替地沉积。例如， 半导体层120可以由籽晶层(未示出)生长为外延层。或者，半导体层120 可以通过化学气相沉积(CVD)形成非晶层且然后进行热处理(例如激光退 火)而结晶为单晶层。再者，半导体层120可以采用常规CVD工艺由沉积 的多晶硅层形成。
参照图8,各个层间电介质层110和半导体层120被图案化以形成多个 沟槽115，每个沟槽限定最终形成的相对的第一半导体层120a与第二半导体 层120b之间的分隔间隙。例如，多个沟槽115可以采用通常知晓的光刻和 蚀刻工艺来获得。以此方式，堆叠的半导体层120可以被分为相对的第一半 导体层120a和第二半导体层120b。产生第一半导体层120a和第二半导体层 120b的具有三维结构的堆叠布置，该三维结构是i殳置在各公共(横)平面中 的半导体层的阵列的组合。参照图9，包括第一隧穿绝缘层130a、第一电荷存储层140a和第一阻 挡绝缘层150a的堆叠结构形成在堆叠的第一半导体层120a的暴露侧壁上。 同时，第二隧穿绝缘层130b、第二电荷存储层140b和第二阻挡绝缘层150b 的堆叠结构形成在堆叠的第二半导体层120b的暴露侧壁上。
也就是，第一隧穿绝缘层130a和第二隧穿绝缘层130b可以同时地形成。 第一电荷存储层140a和第二电荷存储层140b可以同时地形成，第一阻挡绝 缘层150a和第二阻挡绝缘层150b可以同时地形成。
参照图IO，然后第一控制栅极电极层160a形成在第一隧穿绝缘层130a、 第一电荷存储层140a和第一阻挡绝缘层150a的堆叠结构上且在多个沟槽 115内。第二控制栅极电极层160b也形成在第二隧穿绝缘层130b、第二电 荷存储层140b和第二阻挡绝缘层150b的堆叠结构上且在多个沟槽115内。 此外，隔离绝缘层170形成在第一控制栅-极电极层160a与第二控制栅极电 极层160b之间。第一控制栅极电极层160a和第二控制栅极电极层160b可 以采用与在所得的非易失性存储器内实施的特定类型存储单元相关的通常 知晓的工艺同时形成。
参照图11,第一控制栅极电极层160a、隔离绝缘层170和第二控制栅 极电极层160b可以采用常规的光刻和蚀刻工艺图案化，以产生多个第一控 制栅极电极160a和第二控制栅极电极160b。
根据以上方法，三维非易失性存储器的各个栅极电极可以用非常经济的 工艺步骤来制造。
图12是示意地示出可包括^^艮据本发明构思的实施例的一个或多个非易 失性存储器的卡500的总框图。参照图12,控制器510和存储器520可以在 控制器510的控制下交换数据。众多常规数据通讯协议的任一个可以用于促 进数据交换。因此，数据可以存储在卡500上且在具有与本发明构思的实施 例一致的多层垂直堆叠布置的存储器520内。例如，存储器520可以具有与 图1到图6中示出的非易失性存储器相同的结构。
卡500可以用作各种便携装置内的数据存储介质。例如，卡500可以实 现为存储卡，例如通常用作多媒体卡(MMC )或数据安全(SD )卡的类型。
图13是可包括才艮据本发明构思的实施例的非易失性存储器的电子系统 600的总框图。参照图13，处理器610、存储器620和输入/输出装置630可 以经由总线640建立彼此间的数据通讯。控制器610可以执行程序并控制系统600。输入/输出装置630可以用于将数据输入到系统600或从系统600输 出数据。系统600可以经由输入/输出装置630连接到外部装置(例如个人计 算机或网络)以便与外部装置交换数据。
存储器620可以存储用于操作处理器610的代码和数据。例如，存储器 620可以具有与图l到图6中示出的任一非易失性存储器相同的结构。
例如，系统600可以组成需要存储器620的各种电子控制装置，并应用 到移动电话、MP3播放器、导航、固态盘(SSD)或家庭应用。
尽管已经参照本发明构思的示范性实施例具体地示出并描述了本发明 构思，但是应当理解，可以在形式和细节上做出各种变化而不背离权利要求 书的范围。
本申请要求于2008年7月11日提交的韩国专利申请No. 10-2008-0067766的权益，其主题在此引入以做参考。
权利要求
1.一种非易失性存储器，包括第一半导体层，沿第一方向延伸；第二半导体层，平行于所述第一半导体层延伸并与所述第一半导体层分隔开；隔离层，在所述第一半导体层与所述第二半导体层之间；第一控制栅极电极，在所述第一半导体层与所述隔离层之间；第二控制栅极电极，在所述第二半导体层与所述隔离层之间，其中所述第二控制栅极电极和所述第一控制栅极电极分别设置在所述隔离层的相反侧；第一电荷存储层，在所述第一控制栅极电极与所述第一半导体层之间；以及第二电荷存储层，在所述第二控制栅极电极与所述第二半导体层之间。
2. 如权利要求1所述的非易失性存储器，还包括第一隧穿绝缘层，在所述第一电荷存储层与所述第一半导体层之间；和第二隧穿绝缘层，在所述第二电荷存储层与所述第二半导体层之间。
3. 如权利要求2所述的非易失性存储器，还包括第一阻挡绝缘层，在所述第 一电荷存储层与所述第 一控制栅极电极之间；和第二阻挡绝缘层，在所述第二电荷存储层与所述第二控制栅极电极之间。
4. 如权利要求3所述的非易失性存储器，其中所述第一控制栅极电极包括与所述第一半导体层间隔开且在所述第一方向随所述第一半导体层延伸的多个第一控制栅极电极，以及所述第二控制栅极电极包括与所述第二半导体层间隔开且在所述第一方向随所述第二半导体层延伸的多个第二控制栅极电极。
5. 如权利要求4所述的非易失性存储器，其中所述隔离层包括间隔开的多个隔离层段，该多个隔离层段与所述多个第 一控制栅极电极和对面的所述多个第二控制栅极电极对准。
6. 如权利要求5所述的非易失性存储器，其中所述第一电荷存储层延伸越过所述多个第一控制栅极电极，所述第二电荷存储层延伸越过所述多个第二控制栅才及电极。
7. —种多层垂直堆叠的非易失性存储器，包括垂直堆叠使得一个单层堆叠在另 一单层顶部的多个单层，其中每个单层通过第一半导体层和第二半导体层的交替布置而形成在相同的横平面；其中每个第一半导体层平行于相应的第二半导体层延伸并通过隔离层与所述第二半导体层分隔开；第一控制栅极电极设置在所述第一半导体层与所述隔离层之间，并且第二控制栅极电极设置在所述第二半导体层与所述隔离层之间，使得所述第二控制栅极电极和所述第一控制栅极电极分别设置在所述隔离层的相反侧；第一电荷存储层设置在所述第一控制栅极电极与所述第一半导体层之间，第二电荷存储层设置在所述第二控制栅极电极与所述第二半导体层之间。 、
8. 如权利要求7所述的非易失性存储器，还包括第 一隧穿绝缘层，设置在所述第一电荷存储层与所述第一半导体层之间；和第二隧穿绝缘层，设置在所述第二电荷存储层与所述第二半导体层之间。
9. 如权利要求8所述的非易失性存储器，还包括第 一阻挡绝缘层，设置在所述第 一电荷存储层与所述第 一控制栅极电极之间；和第二阻挡绝缘层，设置在所述第二电荷存储层与所述第二控制栅极电极之间。
10. 如权利要求9所述的非易失性存储器，其中所述第一控制栅极电极包括与所述第 一半导体层间隔开且在所述第 一方向随所述第 一半导体层延伸的多个第一控制栅极电极，以及所述第二控制栅极电极包括与所述第二半导体层间隔开且在所述第一方向随所述第二半导体层延伸的多个第二控制栅极电极。
11. 如权利要求IO所述的非易失性存储器，其中所述隔离层包括连续的隔离层，该连续的隔离层向上延伸穿过所述多层垂直堆叠的非易失性存储器且将所述多个第一控制栅极电极与对面的所述多个第二控制栅极电极分隔开。
12. 如权利要求11所述的非易失性存储器，其中所述第一电荷存储层向上连续地延伸穿过所述多层垂直堆叠的非易失性存储器且越过所述多个第一控制栅极电极，所述第二电荷存储层向上连续地延伸穿过所述多层垂直堆叠的非易失性存储器且越过所述多个第二控制栅极电极。
13. 如权利要求7所述的非易失性存储器，还包括多个层间电介质层，分别将堆叠的多个单层中的相邻单层分隔开，使得相邻的上第一半导体层与下第一半导体层以及相邻的上第二半导体层与下第二半导体层电绝缘。
14. 一种制造非易失性存储器的方法，所述方法包括形成第一半导体层，该第一半导体层在第一方向平^f于于相应的第二半导体层延伸；在所述第一半导体层的暴露侧壁上形成第一电荷存储层并且在所述第二半导体层的暴露侧壁上形成第二电荷存储层；在所述第一电荷存储层上形成第一控制栅极电极并且在所述第二电荷存储层上形成第二控制栅极电极；以及在所述第一控制栅极电极与所述第二控制栅极电极之间形成隔离层。
15. 如权利要求14所述的方法，其中所述第一电荷存储层和所述第二电荷存储层同时形成，以及所述第一控制栅极电极和所述第二控制栅极电极同时形成。
16. 如权利要求15所述的方法，还包括在所述第 一 电荷存储层与所述第 一半导体层之间形成第 一隧穿绝缘层，以及在所述第二电荷存储层与所述第二半导体层之间形成第二隧穿绝缘层。
17. 如权利要求16所述的方法，其中所述第一隧穿绝缘层和所述第二隧穿绝缘层同时形成。
18. 如权利要求16所述的方法，还包括在所述第 一 电荷存储层与所述第 一控制栅极电极之间形成第 一 阻挡绝缘层，以及在所述第二电荷存储层与所述第二控制栅极电极之间形成第二阻挡绝缘层。
19. 如权利要求18所述的方法，其中所述第一阻挡绝缘层和所述第二阻挡绝缘层同时形成。
全文摘要
本发明提供了一种非易失性存储器及其制造方法，该非易失性存储器包括第一半导体层，沿第一方向延伸；第二半导体层，平行于第一半导体层延伸并与第一半导体层分隔开；隔离层，在第一半导体层与第二半导体层之间；第一控制栅极电极，在第一半导体层与隔离层之间；第二控制栅极电极，在第二半导体层与隔离层之间，其中第二控制栅极电极和第一控制栅极电极分别设置在隔离层的相反侧；第一电荷存储层，在第一控制栅极电极与第一半导体层之间；以及第二电荷存储层，在第二控制栅极电极与第二半导体层之间。
文档编号H01L27/115GK101626023SQ20091014005
公开日2010年1月13日 申请日期2009年7月10日 优先权日2008年7月11日
发明者具俊谟, 尹泰应, 朴允童, 金锡必 申请人:三星电子株式会社