专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种能够在具有电势彼此不同的输入电信号的两个电 路之间传输电信号的半导体器件。
背景技术：
在具有电势彼此不同的输入电信号的两个电路之间传输电信号的 情况下，起初使用光电耦合器。光电耦合器具有诸如发光二极管的光 发射元件和诸如光电晶体管的光接收元件。通过光发射元件将输入到 光电耦合器的电信号转换成光并通过光接收元件从该光中恢复电信 号，由此传输电信号。
由于光电耦合器具有光发射元件和光接收元件，所以难以减小光 电耦合器的尺寸。而且，如果电信号的频率高，则光电耦合器不能跟 随电信号。作为要解决这些问题的技术，已经开发了通过使用两个电
感器之间的电感耦合来传输电信号的技术，例如，如国际专利申请No. 2001-513276的国家公布中所描述的技术。
日本专利特许公开No. 10-163422公开了一种通过使用堆叠在半 导体衬底上的多个布线层来形成电感的技术，在所述多个布线层之间 插入了层间绝缘膜。在该技术中，交替地堆叠在输入侧上形成线圈的 第一圆弧形布线图案和在输出侧上形成线圈的第二圆弧形布线图案。 在每个布线层中，形成所述圆弧形布线图案之一。
本发明的发明人具有如下认识。关于减小在具有电势彼此不同的 输入电信号的两个电路之间传输电信号的器件的尺寸，可以想到应用 半导体器件制造技术以在两个布线层之间形成电感器从而电感器穿过层间绝缘膜而相互面对。在这种情况下，由于层间绝缘膜的厚度小， 因此相对于两个电感器之间的电势差，两个电感器之间的绝缘耐受电 压不足。因此，需要有一种改善两个电感器之间的绝缘耐受电压的技 术。
发明内容
本发明提供一种半导体器件，其包括衬底、在所述衬底上形成的 并具有交替地依次堆叠t次或更多次(t》3)的绝缘层和布线层的多层
布线层、设置在所述多层布线层中的第n布线层中的第一电感器、以 及设置在所述多层布线层中的第m布线层(t》m》n+2)中并位于第一 电感器上方的第二电感器，其中在位于第n布线层与第m布线层之间 的任何一个布线层中不设置位于第一电感器上方的任何电感器。
在这种半导体器件中，至少两个绝缘层位于第一电感器与第二电 感器之间，并且在这些绝缘层中的任何一个中不设置位于第一电感器 上方的任何电感器。结果，第一电感器与第二电感器之间的绝缘耐受 电压增大。
根据本发明，能够增大第一电感器与第二电感器之间的绝缘耐受 电压。
从结合附图的本发明的某些优选实施例的以下描述，本发明的以
上及其它目的、优点和特征变得更加显而易见，在附图中 图1是根据本发明的第一实施例的半导体器件的剖视图； 图2是根据本发明的第二实施例的半导体器件的剖视图； 图3是根据本发明的第三实施例的半导体器件的剖视图； 图4是示出第三实施例的修改示例的剖视图； 图5是根据本发明的第四实施例的半导体器件的剖视图； 图6是根据本发明的第五实施例的半导体器件的剖视图；图7是根据本发明的第六实施例的半导体器件的剖视图8是根据本发明的第七实施例的半导体器件的剖视图；以及
图9是根据本发明的第八实施例的半导体器件的剖视图。
具体实施例方式
将参照附图来描述本发明的实施例。用相同的附图标记来表示类 似的部件并避免其重复说明。
图1是第一实施例中的半导体器件的剖视图。此半导体器件具有 衬底IO、多层布线层400、第一电感器310和第二电感器320。多层布 线层400、第一电感器310和第二电感器320在衬底IO上形成。通过 交替地依次堆叠绝缘层和布线层t次或更多次(t》3)而形成多层布线 层400。第一电感器310设置在多层布线层400中的第n布线层中。第 二电感器320设置在多层布线层400中的第m布线层中(t》m》n+2) 并位于第一电感器310上方。在位于第n布线层与第m布线层之间的 任何一个布线层中不设置位于第一电感器310上方的任何电感器。第 一电感器310和第二电感器320组成在两个方向中的任何一个方向上 传输电信号的信号传输器件300。所述电信号是例如数字信号。或者所 述电信号可以为模拟信号。
在本实施例中，第一电感器310和第二电感器320中的每一个是 在一个布线层中形成的螺旋布线图案。每个绝缘层可以具有其中堆叠 有多个层间绝缘膜的结构，或者可以是一个层间绝缘膜。在本实施例 中，每个绝缘层具有其中堆叠有两个层间绝缘膜的结构。
在本实施例中，半导体器件具有其中在四个层中依次堆叠布线 510、 520、 530、和540的结构。布线510、 520、 530、和540是通过 大马士革法形成并分别被埋入在布线层412、 422、 432和442中形成 的沟槽中的Cu布线。在最上层中的布线540中形成焊盘(未示出)。 布线51Q、 520、 530、和540中的至少一个可以是Al合金布线。在衬底10与最下层中的布线510之间设置有用于形成接触栓塞的 层间绝缘膜410。分别在布线510与520之间、布线520与530之间以 及布线530与540之间形成用于形成导通孔的绝缘层420、430、和440。 在衬底10上，依次堆叠绝缘层410、布线层412、绝缘层420、布线层 422、绝缘层430、布线层432、绝缘层440和布线层442。
构成绝缘层和布线层的每个绝缘膜可以是Si02膜或低介电常数 膜。所述低介电常数膜可以是介电常数为例如3.3或以下、优选地为 2.9或以下的绝缘膜。作为低介电常数膜的材料，可以使用诸如氢硅倍 半氧烷(HSQ)、甲基硅倍半氧烷(MSQ)或甲基化氢硅倍半氧垸 (MHSQ)的聚氢硅氧垸、诸如聚烯丙基醚(PAE) 、 二乙烯基硅氧垸 -双苯并环丁烯(BCB)或Silk (商标)的包含芳香族化合物的有机材 料、SOG、 FOX (可流动氧化物)(商标)、Cytop (商标)、苯并环 丁烯(BCB)等等以及SiOC。而且，作为低介电常数膜，可以使用这 些材料中的任何一种的多孔膜。
第一电感器310位于最下布线层412中，而第二电感器320位于 最上布线层442中。两个布线层422和432以及三个绝缘层420、 430、 和440位于第一电感器310与第二电感器320之间。
衬底10是第一导电类型(例如p型)半导体衬底。半导体器件还 具有第一电路100和第二电路200。第一电路IOO被连接到组成信号传 输器件300的第一电感器310和第二电感器320之中的一个。第二电 路200被连接到第一电感器310和第二电感器320之中的另一个。通 过衬底10上的多层布线层400来实现这些连接。信号传输器件300位 于例如第一电路100与第二电路200之间。然而，所述布置不限于此。 例如，信号传输器件300可以被包括在第一电路100中或第二电路200 中。第一电路100和第二电路200具有电势彼此不同的输入电信号。 关于图1中所示的布置，"输入电信号的电势彼此不同"意指电信号的振幅(表示0的电势与表示1的电势之间的差)与另一电信号的振 幅相互不同。
第一电路IOO具有第一晶体管，包括第一导电类型晶体管和第二 导电类型晶体管。第一第一导电类型晶体管121在第二导电类型阱120 中形成并具有形成源极和漏极的两个第一导电类型杂质区域124和栅 电极126。第一第二导电类型晶体管141在第一导电类型阱140中形成 并具有形成源极和漏极的两个第二导电类型杂质区域144和栅电极 146。栅极绝缘膜分别位于栅电极126和146下面。这两个栅极绝缘膜 在厚度上彼此基本相等。
在阱120中形成第二导电类型杂质区域122，而在阱140中形成第 一导电类型杂质区域142。将用以向第一第一导电类型晶体管121施加 参考电势(接地电势)的一条布线连接到杂质区域122，而将用以向第 一第二导电类型晶体管141施加参考电势的一条布线连接到杂质区域 142。
第二电路200具有第二晶体管，也包括第一导电类型晶体管和第 二导电类型晶体管。第二第一导电类型晶体管221在第二导电类型阱 220中形成并具有形成源极和漏极的两个第一导电类型杂质区域224和 栅电极226。第二第二导电类型晶体管241在第一导电类型阱240中形 成并具有形成源极和漏极的两个第二导电类型杂质区域244和栅电极 246。栅极绝缘膜分别位于栅电极226和246下面。在图中所示的示例 中，这两个栅极绝缘膜比设置在第一电路中的第一晶体管的栅极绝缘 膜厚。然而，第一晶体管和第二晶体管的栅极绝缘膜在厚度上可以彼 此相等。
在阱220中形成第二导电类型杂质区域222，而在阱240中形成第 一导电类型杂质区域242。将用以向第二第一导电类型晶体管221施加 参考电势(接地电势)的一条布线连接到杂质区域222，而将用以向第
8二第二导电类型晶体管241施加参考电势的一条布线连接到杂质区域
242。
接下来将描述制造根据本实施例的半导体器件的方法。首先，在 衬底10中的第一区域(如图1中所示形成有第一电路100的区域)中 形成第一晶体管，并在衬底IO中的第二区域(如图1中所示形成有第 二电路200的区域)中形成第二晶体管。接下来，在第一晶体管和第 二晶体管上形成多层布线层400。当形成多层布线层400时，在衬底 10中的第三区域(如图1中所示其上面形成有信号传输器件300的区 域)之上形成第一电感器310和第二电感器320。在图1中所示的示例 中，能够经由在最上布线层442中形成的焊盘(未示出)和键合引线 (未示出)而将第二电感器320连接到第二电路200。关于图1中所示 的布置，"输入电信号的电势彼此不同"意指电信号的振幅(表示0 的电势与表示1的电势之间的差)与另一电信号的振幅彼此不同。
将描述本实施例的操作和优点。当通过两个电感器传输电能或电 信号时，如果使两个电感器相互更加靠近，则传输效率增大。因此， 在一般情况下，将传输器件设计为使两个电感器尽可能地相互靠近。 在基于这一设计构思来设计第一电感器310和第二电感器320的布置 的情况下，将第二电感器320设置在与其中设置有第一电感器310的 布线层邻近并在其之上的布线层中。
相反，在本实施例中，将第一电感器310设置在第n布线层中， 而将第二电感器320设置在第m布线层中(m》n+2)。而且，在位于 第n布线层与第m布线层之间的任何一个布线层中不设置位于第一电 感器310上方的任何电感器。也就是说，第二电感器320不设置在与 其中形成有第一电感器310的布线层相邻并在其上方的布线层中，而 是设置在距离一层或更多层的接下来布线层中。因此，相对于基于上 述一般设计构思的布置的情况，位于第一电感器310与第二电感器320 之间的绝缘膜(绝缘层)的数目增加，从而增大第一电感器310与第二电感器320之间的绝缘耐受电压。如在本实施例中一样，在第一电 感器310位于第一布线层中、而第二电感器320位于最上布线层中的 情况下，这种效果特别显著。
而且，能够通过仅仅改变布线层中的布线图案来形成第一电感器 310和第二电感器320。因此，能够避免半导体器件制造设施和加工条 件的改变，并可以充分利用现有半导体器件制造设施的制造条件。
而且，在一个工艺中在一个衬底10上形成第二电路200和信号传 输器件300。结果，降低了半导体器件的制造成本并使半导体器件的尺 寸变小。
图2是根据第二实施例的半导体器件的剖视图。此半导体器件与 根据第一实施例的半导体器件相同，不同之处在于第二电感器320位 于最上布线层442下面的布线层432中。在图2中所示的示例中，能 够经由在最上布线层442中形成的焊盘(未示出)和键合引线而将第 二电感器320连接到第二电路200。关于图2中所示的布置以及关于图 1中所示的布置，"输入电信号的电势彼此不同"意指电信号的振幅(表 示O的电势与表示1的电势之间的差)与另一电信号的振幅相互不同。
本实施例也可以获得与第一实施例相同的优点。而且，由于使第 一电感器310和第二电感器320相互更加靠近，所以改善了信号传输 效率并降低信号传输器件300中的信号传输所需的功率。
图3是根据第三实施例的半导体器件的剖视图。此半导体器件的 构造与第一实施例相同，不同之处在于第一电路100和信号传输器件 300在衬底10上形成且第二电路200在衬底20上形成。在图中所示的 示例中，通过衬底10上的多层布线层400而将第一电感器310连接到 第一电路100，而经由在衬底20上的最上布线层442中形成的焊盘(未 示出)和键合引线(未示出)而将第二电感器320连接到第二电路200。关于图3中所示的布置，"输入电信号的电势彼此不同"意指例如电 信号的振幅(表示0的电势与表示1的电势之间的差)与另一电信号 的振幅相互不同的情况、电信号的参考电势(表示0的电势)彼此不 同的情况、以及这些情况的组合。
在图中所示的示例中，衬底10上的布线层的数目和衬底20上的
布线层的数目彼此相等。然而，这些数目可以彼此不同。而且，虽然
在图中所示的示例中，衬底10上的每个层和每个布线与衬底20上的 相应层和布线在厚度上彼此相等，但如在图4所示的修改示例中一样， 衬底上的层和布线在厚度上可以彼此不同。在图4所示的示例中，衬 底20上的层和布线比衬底IO上的层和布线厚。然而，衬底10上的层 和布线可以替代地比衬底20上的层和布线厚。
本实施例也能够获得与第一实施例相同的优点。而且，由于第一 电路100和第二电路200分别在不同的衬底10和20上形成，所以即 使参考电势彼此有很大不同(例如参考电势之间的差是IOOV或更高)， 也能够防止第一电路100的第一晶体管的参考电势与第二电路200的 第二晶体管的参考电势之间的短路。而且，由于第一电感器310没有 连接到第二电路200而是连接到第一电路100，所以第一电感器310与 衬底IO之间的电势差增加的可能性低。因此，即使第一电感器310被 设置在最下布线层中，也能够减少第一电感器310与衬底IO之间的介 质击穿的发生。
而且，在不使用复杂工艺的情况下，使得第一晶体管的栅极绝缘 膜与第二晶体管的栅极绝缘膜彼此有很大不同。
图5是根据第四实施例的半导体器件的剖视图。此半导体器件与 根据第一实施例的半导体器件相同，不同之处在于衬底IO是绝缘体上 硅(SOI)衬底，在其中形成有第一电路100的第一区域、其中形成有 第二电路200的第二区域、以及其上形成有信号传输器件300的第三区域之间的衬底10中形成掩埋绝缘层18;以及通过掩埋绝缘层18而 使第一、第二和第三区域相互绝缘。
衬底10具有其中在基底衬底(例如硅衬底)12上依次堆叠绝缘层
14和硅层16的结构。第一电路100的第一晶体管和第二电路200的第 二晶体管在硅层16中形成。掩埋绝缘层18被埋入硅层16中，并且掩 埋绝缘层18的底部与绝缘层14接触。在图5中所示的示例中，能够 经由在最上布线层442中形成的焊盘(未示出)和键合引线(未示出) 而将第二电感器320连接到第二电路200。关于图5中所示的布置，"输 入电信号的电势彼此不同"意指例如电信号的振幅(表示0的电势与 表示1的电势之间的差)与另一电信号的振幅相互不同的情况、电信 号的参考电势(表示0的电势)相互不同的情况、以及这些情况的组 合°
本实施例也能够获得与第一实施例相同的优点。而且，由于在衬 底10中使其中形成有第一电路100的第一区域和其中形成有第二电路 200的第二区域相互绝缘，所以即使参考电势彼此有很大不同(例如参 考电势之间的差是100V或更高)，也能够减少第一电路100的第一晶 体管的参考电势与第二电路200的第二晶体管的参考电势之间短路的 发生。
图6是根据第五实施例的半导体器件的剖视图。此半导体器件的 构造与根据第四实施例的半导体器件的构造相同，不同之处在于在衬 底10中，在其中形成有第一电路100的第一区域与其上形成有信号传 输器件300的第三区域之间不设置掩埋绝缘层18，并且将第一区域和 第三区域彼此电气连接。第一电感器310被连接到第一电路100。在图 6中所示的示例中，能够经由在最上布线层442中形成的焊盘(未示出) 和键合引线(未示出)而将第二电感器320连接到第二电路200。关于 图6中所示的布置，"输入电信号的电势彼此不同"意指例如电信号 的振幅(表示0的电势与表示1的电势之间的差)与另一电信号的振
12幅相互不同的情况、电信号的参考电势(表示0的电势)相互不同的 情况、以及这些情况的组合。
而且，在本实施例中，在衬底IO中使第一区域以及第三区域与第 二区域绝缘。因此，能够获得与第四实施例相同的优点。虽然将第一 区域和第三区域彼此电气连接，但第一电感器310与衬底IO之间的电
势差增大的可能性低，因为第一电感器310不是连接到第二电路200， 而是连接到第一电路100。因此，即使第一电感器310设置在最下布线 层412中，也能够减少第一电感器310与衬底IO之间的介质击穿的发生。
图7是根据第六实施例的半导体器件的剖视图。此半导体器件与 根据第四实施例的半导体器件相同，不同之处在于在第一电感器310 下面的衬底10中设置有多个掩埋绝缘层18，同时使多个掩埋绝缘层 18相互分隔开。在图7所示的示例中，能够经由在最上布线层442中 形成的焊盘(未示出)和键合引线(未示出)而将第二电感器320连 接到第二电路200。关于图7中所示的布置，"输入电信号的电势彼此 不同"意指例如电信号的振幅(表示0的电势与表示1的电势之间的 差)与另一电信号的振幅相互不同的情况、电信号的参考电势(表示O 的电势)相互不同的情况、以及这些情况的组合。
本实施例也能够获得与第四实施例相同的优点。而且，由于在第 一电感器310下面的衬底10中设置有多个掩埋绝缘层18并同时使多 个掩埋绝缘层18相互分隔开，所以能够减少由于第一电感器310和第 二电感器320所形成的磁通量导致的衬底IO中的涡电流的发生，以降 低信号传输器件300的Q值。
图8是根据第七实施例的半导体器件的剖视图。此半导体器件与 根据第六实施例的半导体器件相同，不同之处在于使用与绝缘层14分 离的掩埋绝缘层19来代替与绝缘层14接触的掩埋绝缘层18。掩埋绝缘层19具有浅沟道隔离(STI)结构，并能够通过与用于形成用于第
一电路100的第一晶体管和第二电路200的第二晶体管的器件分离膜 的工艺相同的工艺来形成。在图8所示的示例中能够经由在最上布线 层442中形成的焊盘(未示出)和键合引线(未示出)而将第二电感 器320连接到第二电路200。关于图8所示的布置，"输入电信号的电 势彼此不同"意指例如电信号的振幅(表示0的电势与表示1的电势 之间的差)与另一电信号的振幅相互不同的情况、电信号的参考电势 (表示O的电势)相互不同的情况、以及这些情况的组合。
本实施例也能够获得与第六实施例相同的优点。还能够通过使用 通过硅的局部氧化(LOCOS)所获得的氧化膜来代替掩埋绝缘层19而 获得相同的优点。
图9是根据第八实施例的半导体器件的剖视图。此半导体器件的 构造与根据第一实施例的半导体器件的构造相同，不同之处在于在第 一电感器310下面的衬底10中形成第七实施例中所示的掩埋绝缘层 19。在图9中所示的示例中，能够经由在最上布线层442中形成的焊 盘(未示出)和键合引线(未示出)而将第二电感器320连接到第二 电路200。关于图9所示的布置，"输入电信号的电势彼此不同"意指 电信号的振幅(表示0的电势与表示1的电势之间的差)与另一电信 号的振幅相互不同。
本实施例也能够获得与第六实施例相同的优点。而且，能够减少 衬底IO中的涡电流的发生，以降低信号传输器件300的Q值。还能够 通过使用LOCOS氧化物膜来代替掩埋绝缘层19而获得相同的优点。
虽然已参照附图描述了本发明的实施例，但所描述的实施例仅仅 是本发明的示例，也能够釆用除上述那些布置之外的各种布置。
权利要求
1.一种半导体器件，包括衬底；多层布线层，其在所述衬底上形成并具有分别交替地依次堆叠t次或更多次的绝缘层和布线层，其中t≥3；第一电感器，其设置在所述多层布线层中的第n布线层中；以及第二电感器，其设置在所述多层布线层中的第m布线层中并位于所述第一电感器上方，其中t≥m≥n+2，其中在位于第n布线层与第m布线层之间的任何一个布线层中不设置位于第一电感器上方的任何电感器。
2. 如权利要求l所述的半导体器件，还包括被连接到所述第一电 感器和所述第二电感器中的一个的第一电路。
3. 如权利要求2所述的半导体器件，其中所述第一电路被连接到 所述第一电感器。
4. 如权利要求2所述的半导体器件，还包括被连接到所述第一电 感器和所述第二电感器中的另一个的第二电路，与输入到所述第一电 路的电压不同的电压被输入到所述第二电路。
5. 如权利要求4所述的半导体器件，其中所述衬底是SOI (绝缘 体上硅)衬底；所述第一电路具有在所述衬底的第一区域中形成的第一晶体管； 所述第二电路具有在所述衬底的第二区域中形成的第二晶体管；以及所述SOI衬底的半导体层具有使所述第一区域和所述第二区域彼 此绝缘的掩埋绝缘层。
6. 如权利要求5所述的半导体器件，其中所述第一晶体管和所述 第二晶体管具有彼此不同的参考电势。
7. 如权利要求5所述的半导体器件，其中所述第一电感器和所述 第二电感器在所述SOI衬底中的所述第一区域和所述第二区域之间的 第三区域上方形成；所述第一电感器被连接到所述第一电路；以及 所述掩埋绝缘层使第二区域与所述第一区域和所述第三区域绝缘。
8. 如权利要求l所述的半导体器件，其中所述第n布线层是所述 布线层中的最下层，并且所述第m布线层是所述布线层中的最上层。
全文摘要
本发明提供一种半导体器件。在衬底(10)上形成多层布线层(400)、第一电感器(310)和第二电感器(320)。通过交替地依次堆叠绝缘层和布线层t次或更多次而形成多层布线层，其中t≥3。将第一电感器(310)设置在多层布线层(400)中的第n布线层中。第二电感器(320)被设置在多层布线层(400)中的第m布线层中并位于第一电感器(310)上方，其中t≥m≥n+2。在位于第n布线层与第m布线层之间的任何一个布线层中不设置位于第一电感器(310)上方的任何电感器。第一电感器(310)和第二电感器(320)组成在两个方向中的任何一个方向上传输电信号的信号传输器件(300)。
文档编号H01L27/13GK101599498SQ20091014602
公开日2009年12月9日 申请日期2009年6月5日 优先权日2008年6月5日
发明者中柴康隆 申请人:恩益禧电子股份有限公司