专利名称：半导体装置及制造该半导体装置的方法
技术领域：
本发明涉及一种具有贯通电极的半导体装置及制造该半导体装置 的方法。
背景技术：
近年来，为了半导体元件的高集成度，实行将半导体装置彼此层 压的三维安装。为了满足这样的技术，在半导体装置的基板中设置贯 通电极。作为形成贯通电极的方法，例如，在日本特开专利公布 No.63-127550、 No.2005-294582以及No.2008-53568中所公开的技术。
在日本特开专利公布No.63-127550中所公开的技术使得在前表面 上形成源极电极以及在具有氧化物膜的GaAs基板中形成贯通孔，以便 到达源极电极，通过电子枪气相沉积在贯通孔中形成Au膜，并且通过 非电解镀敷形成贯通电极。这里，在该技术中，在形成了贯通电极之 后，单独地形成背表面电极。
在日本特开专利公布No.2005-294582中所公幵的技术使得形成带 有导电性小直径插塞和导电性大直径插塞的贯通电极。小直径插塞位 于基板的前表面侧，而大直径插塞位于基板的背表面侧。小直径插塞 的端部并入在大直径插塞中。这里，在该技术中，将要成为背表面电 极的凸块与大直径插塞一体地形成。
在日本特开专利公布No.2008-53568中所公开的技术使得在贯通
6孔的侧表面的下部上以及贯通孔的底表面上形成籽晶层，以及通过使 用籽晶层形成镀敷层来形成贯通电极。在位于基板的前表面上的绝缘 层上形成的贯通电极和导电性图案通过绝缘层中掩埋的电极插塞而彼 此连接。这里，在该技术中，要成为背表面电极的凸块可以与贯通电 极一体地形成。
然而，根据在日本特开专利公布No.63-127550中所公开的技术， 单独地形成贯通电极和背表面电极。在日本特开专利公布No.63-127550 中所公开的技术中，可以构想通过按照原样继续进行用于形成贯通电 极的非电解镀敷来一体地形成凸块和贯通电极。然而，通过非电解镀 敷，镀敷层各向同性地生长。由于该原因，当采用该方法时，从凸块 的中心轴到外周的距离比贯通电极的中心轴到外周的距离大凸块的高 度的量，所以为了防止凸块短路需要扩大贯通电极的节距。因此，不 能采用该方法。
此外，根据在日本特开专利公布No.2005-294582中所公开的技术， 小直径插塞用作贯通电极的一部分，所以难以减小贯通电极的电阻。 此外，根据在日本特开专利公布No.2008-53568中所公开的技术，导电 性图案和贯通电极通过电极插塞而彼此连接，所以它们之间的电阻高。
以这种方式，根据在日本特开专利公布No.63-127550 、 No.2005-294582以及No.2008-53568中所公开的技术，不可能同时减小 绝缘层上的导电性图案与贯通电极之间的电阻以及一体地形成贯通电 极和作为背表面电极的凸块。
发明内容
在一个实施例中，提供了一种半导体装置，包括 基板；
导电性图案，位于基板的一个表面侧；
贯通孔，形成在基板中并且位于导电性图案下方；绝缘层，位于贯通孔的一个表面侧上的底表面处； 开口图案，形成在绝缘层中，使得导电性图案暴露于贯通孔的底 表面，其中从开口图案的外周到贯通孔的中心轴的距离比从贯通孔的
外周到贯通孔的中心轴的距离小；
贯通电极，形成在开口图案中以及贯通孔中，以便连接到导电性 图案；以及
凸块，位于与基板的一个表面侧相反的表面侧，并且与贯通电极 一体地形成。
在另一个实施例中，提供了一种制造半导体装置的方法，包括 在一个表面侧上具有导电性图案的基板中，从基板的相反表面侧
形成贯通孔，以便贯通孔的底表面与导电性图案经由绝缘层中间物相
对；
在绝缘层中形成开口图案，以便导电性图案暴露于贯通孔的底部， 其中从开口图案的外周到贯通孔的中心轴的距离比从贯通孔的外周到 贯通孔的中心轴的距离小；
通过使用导电性图案作为籽晶层执行非电解镀敷，连续地形成贯 通电极和凸块，贯通电极位于开口图案中以及贯通孔中，并且凸块位 于基板的相反表面侧。
根据本发明，贯通电极直接与导电性图案接触。因而，可以减小 导电性图案与贯通电极之间的电阻。绝缘层位于贯通孔的一个表面侧 上的底表面处，而开口图案形成在绝缘层中。从开口图案的外周到贯 通孔的中心轴的距离比贯通孔的外周到贯通孔的中心轴的距离小。由 于该原因，即使当贯通电极和凸块一体地形成时，也可以减小凸块相 对于贯通孔的伸出量。因此，可以一体地形成贯通电极和凸块。
根据本发明，可以同时减小导电性图案与贯通电极之间的电阻， 以及一体地形成贯通电极和凸块。
从下面结合附图对某些优选实施例进行的说明，使本发明的上述 及其他目的、优点和特征将更加明显，在附图中
图l是示出根据第一实施例的半导体装置的构造的横截面图2A和2B是示出制造图1中所示的半导体装置的方法的横截面
图3A和3B是示出在图2A和2B的步骤之后的步骤的横截面图； 图4A至4C是示出在图3A和3B的步骤之后的步骤的横截面图； 图5A和5B是示出制造根据第二实施例的半导体装置的方法的横 截面图6是示出第二实施例的修改的横截面图7A至7C是示出制造根据第三实施例的半导体装置的方法的横 截面图8A至8C是示出制造根据第四实施例的半导体装置的方法的横 截面图9A至9C是示出制造根据第五实施例的半导体装置的方法的横 截面图IO是示出根据第六实施例的半导体装置的横截面图；以及 图11是示出根据第七实施例的半导体装置的横截面图。
具体实施例方式
现在，这里将参照说明性实施例来描述本发明。本领域的技术人 员将认识到，利用本发明的教导可以实现许多可替选的实施例，并且 本发明不限于为了解释的目的而示出的实施例。
下面，将参照附图来说明本发明的实施例。这里，在所有图中， 将用相同的附图标记来表示相同的构成要素，并且将不再重复对其的 说明。
(第一实施例)
9图l是示出根据第一实施例的半导体装置的构造的横截面图。该
半导体装置包括基板100、贯通孔102、导电性图案120、绝缘层IIO、 开口图案U2、贯通电极300和凸块302。基板IOO例如是诸如硅基板 的半导体基板。贯通孔102被形成在基板100中，并且位于导电性图 案120下方。在图l所示的实施例中，贯通孔102具有竖直形状。
绝缘层110位于贯通孔102的一个表面侧上的底表面处。在图1 所示的实施例中，绝缘层110位于基板100的前表面(一个表面)上。 绝缘层110例如是通过基板100的一个表面的热氧化而形成的热氧化 物膜，或者是通过CVD法在基板IOO的一个表面上形成的层间绝缘膜。 导电性图案120位于基板IOO的一个表面侧。在图l所示的实施例中， 位于绝缘层IIO的前表面上的导电性图案120，例如是在绝缘层110上 形成的互连层的一部分。
在位于贯通孔102与导电性图案120之间的绝缘层110中，形成 开口图案112，并且从开口图案112的外周到贯通孔102的中心轴的距 离r3比从贯通孔102的外周到贯通孔102的中心轴的距离n小。当贯 通孔102和导电性图案120的横截面形状(顶视图)是圆形的时，该 距离表示为半径。此外，当贯通孔102和导电性图案120的横截面形 状(顶视图)是多边形时，rt和r3是在顶视图中沿着连接中心轴和贯通 孔102的外周上的任意点(例如，顶点)的直线而测量的距离。通过 提供幵口图案112，导电性图案120被暴露于贯通孔102的底表面。
贯通电极300被形成在开口图案112和贯通孔102中，并且被连 接到导电性图案120。凸块302位于基板100的背表面侧(与所述一个 表面相反的表面上)，并且与贯通电极300 —体地形成。
根据该半导体装置，贯通电极300与导电性图案120直接接触。 因而，导电性图案120与贯通电极300之间的电阻减小。此外，绝缘 层110位于贯通孔102的所述一个表面侧上的底表面处，并且在绝缘层110中形成的开口图案112的距离r3比贯通孔102的距离r,小。因 而，如稍后详细描述的，即使当贯通电极300和凸块302 —体地形成 时，也可以减小凸块302相对于贯通孔102的伸出量(r2-n)。因此， 可以一体地形成贯通电极和凸块。这里，。是从贯通孔102的中心轴到 凸块302的底表面的外周的距离。距离"是由凸块302的横截面形状 (顶视图)以与q和r3相似的方式限定的。
接下来，将参照图2A和2B至图4A、 4B和4C来说明制造图1 中所示的半导体装置的方法。首先，如图2A所示，在处于晶片状态的 基板100的前表面上形成绝缘层110。接着，在绝缘层110上形成导电 性图案120。绝缘层IIO例如是选自由Si02膜、SiN膜、SiON膜和树
脂材料膜组成的组中的单层膜，或者是通过层压选自该组中的膜而形
成的层压膜。至少导电性图案120的底表面包含选自由Al、 Cu和W 组成的组中的一种，或者由选自该组的至少两种制成的合金。
当绝缘层110是基板100的热氧化物膜时，例如，通过与在基板 100的一个表面上形成的晶体管的栅极绝缘膜的相同步骤，形成绝缘层 110。在该情形中，例如，通过晶体管的栅极电极的相同步骤形成导电 性图案120。
当绝缘层110是层间绝缘膜时，绝缘层110可以是一层层间绝缘 膜或多层层间绝缘膜。此外，通过与位于绝缘层110的前表面上的互 连相同的步骤，形成导电性图案120。
接着，在绝缘层110和导电性图案120上形成必要层200和凸块 (未示出)。该凸块通过未示出的互连和接触电连接到导电性图案120。
接着，将支撑体(未示出)固定到基板100的前表面侧，以及对 基板100的背表面进行研磨，并且使基板100变薄。这里，在该步骤 中，基板100可以被划分成用于每个半导体装置的单片，或者可以处于晶片状态。
接着，如图2B所示，在基板100的背表面上形成掩模图案50。 接着，将该掩模图案50用作掩模，从背表面侧对基板IOO进行干法蚀 刻。通过该工艺，在基板IOO中形成贯通孔102。绝缘层110被暴露于 贯通孔102的底表面。绝缘层110在蚀刻基板100时还用作蚀刻停止 层。由于该原因，贯通孔102并不穿透绝缘层110。在绝缘膜110被夹 在贯通孔102与导电性图案120之间的情况下，贯通孔102与导电性 图案120相对。当在平面图中观看基板100时，贯通孔102位于导电 性图案120的内部。
之后，如图3A所示，去除掩模图案50。随后，在基板100的背 表面上以及在暴露于贯通孔102的底表面的绝缘层110上形成掩模图 案52。接着，将掩模图案52用作掩模，对绝缘层110进行蚀刻。该工 艺选择性地去除绝缘层110，以便在绝缘层110中形成开口图案112。 在贯通孔102的底表面处，绝缘层110与贯通孔102的内壁保持特定 宽度，并且具有环形形状。该步骤使导电性图案120暴露于贯通孔102 的底表面。
之后，如图3B所示，去除掩模图案52。随后，在贯通孔102的 内壁(侧表面)上和基板100的背表面(相反的表面)上形成绝缘膜 130。绝缘膜130例如是选自由Si02膜、SiN膜、SiON膜和树脂材料 膜组成的组中的单层膜，或者是通过层压选自该组的膜而形成的层压 膜。此时，在贯通孔102的底表面处也形成绝缘膜130。接着，去除在 贯通孔102的底表面处形成的绝缘膜130。当由SiOj莫、SiN膜和SiON 膜中的任何一种形成绝缘膜130时，通过CVD法形成绝缘膜130，所 以在贯通孔102的底表面处形成的绝缘膜130的厚度比其他部分的厚 度小。因此，在贯通孔102的底表面处形成的绝缘膜130例如可以通 过回蚀刻来去除。在该情形下，通过多次重复形成绝缘膜130的步骤 和回蚀刻的步骤，可以形成具有期望厚度的绝缘膜130。此外，当绝缘膜130是树脂材料膜并且通过喷涂形成时，在贯通孔102的底表面处 形成的绝缘膜130例如可以通过使用掩模图案进行蚀刻来去除。这里， 在该图所示的状态中，开口图案112处的距离r3与贯通孔102处的距 离^之差(rrr3)例如为1^im或更大且3^im或更小。
接着，在绝缘膜130上形成阻挡膜(未示出)。该阻挡膜是阻止 贯通电极300的金属成分扩散到基板100中的膜，并且例如是选自由 TiN膜、TaN膜、TiW膜、Ti膜、Ta膜和Cr膜组成的组中的一种，或 者是通过层压选自该组的多层膜而形成的层压膜。
随后，如图4A和4B所示，使用导电性图案120作为籽晶层执行 非电解镀敷。在该工艺中，贯通电极300逐渐生长。贯通电极300是 由选自由Ni、 NiP、 NiB、 Cu、 Pd和Au组成的组中的一种而制成的膜， 由选自该组的至少两种而制成的合金膜，或者通过层压选自该组的至 少两种而形成的层压膜。这里，当导电性图案120为W或W合金并且 贯通电极300为Ni时，在执行非电解镀敷之前，可以对暴露于贯通孔 102的底表面处的导电性图案120的前表面进行Pd催化剂处理。
更详细地，首先如图4A所示，在开口图案112中形成贯通电极 300。因为通过非电解镀敷形成的层各向同性地生长，所以在该阶段， 在贯通电极300的顶表面处形成具有与开口图案112相同形状的平坦 部。
之后，如图4B所示，贯通电极300朝向绝缘层IIO上方各向同性 地生长。与此同时，贯通电极300的顶表面处的平坦部维持原样。此 外，贯通电极300的顶表面处的平坦部将比贯通电极300的顶表面的 边缘高出开口图案112处的距离r3与贯通孔102处的距离r,之间的差 (r广r3)的量。
然后，如图4C所示，随着非电解镀敷的继续进行，贯通电极300的一部分从基板100突出变成凸块302。以这种方式，凸块302与贯通 电极300 —体地形成。当凸块302的顶表面的边缘与位于基板100的 背表面上的绝缘膜130齐平时，贯通电极300的顶表面处的平坦部， 即，凸块302的顶表面的平坦部仍然比凸块302的顶表面的边缘高出 (n-r3)的量。
之后，继续进行非电解镀敷，直到凸块302达到期望高度为止， 以便处于图1所示的状态。凸块302的高度例如是lpm或更大且3(Him 或更小。这里，当凸块302的高度满足(ri-r3)时，在图4C所示的状 态下，结束非电解镀敷。此时，从凸块302的外周到贯通电极300的 中心轴的距离等于从贯通电极300的外周到中心轴的距离。这里，Au 膜或Pd膜可以被形成为在凸块302的前表面上具有小厚度。之后，去 除上述的支撑体，并且将半导体装置制成单片。
接下来，将说明本实施例所示的半导体装置的功能和效果。如上 所述，贯通电极300与位于绝缘层110上的贯通孔102直接接触。因 此，导电性图案120与贯通电极300之间的电阻减小。
此外，如上所述，在通过非电解镀敷形成贯通电极300和凸块302 的步骤中(图4C)，当凸块302的顶表面的边缘与位于基板100的背 表面上的绝缘膜130齐平时，贯通电极300的顶表面的平坦部，艮口， 凸块302的顶表面的平坦部比凸块302的顶表面的边缘高出大约(r,-r3) 的量。因此，当继续进行非电解镀敷以便进一步增高凸块302时，凸 块302相对于贯通孔102的伸出量(r2-ri)可以减小通过将(n-r3)加 上30%的误差所得到的量。因此，即使当贯通电极300和凸块302 — 体地形成时，凸块302相对于贯通电极300的伸出量也可以减小。由 于该原因，可以减小贯通电极300的布置节距来实现高集成度。随着 差(r-r3)变得更大，S卩，随着开口图案112中的距离r3与贯通孔102 中的距离r,之间的差变得更大，此效果将变得更显著。
14这里，当用公式来表示此效果时，得到下列公式(1)。
(r2-r!) = (h- (r广f3) ) x (1±0.3)…(1) 这里，h表示凸块302的高度。
此外，在凸块302的前表面上形成具有与开口图案112相同形状 的平坦部。因此，无需对凸块302的前表面执行平坦化处理。
可以在凸块302的前表面上形成平坦部的效果和可以减小凸块 302的伸出量的效果处于彼此矛盾的关系中。当在需要良好平衡地得到 这两种效果时，开口图案112中的距离r3与贯通孔102中的距离n之 间的差可优选为lMm或更大且3ium或更小。
(第二实施例)
图5A和5B是示出制造根据第二实施例的半导体装置的方法的横 截面图。除了贯通孔102的形状之外，该制造半导体装置的方法与制 造第一实施例所示的半导体装置的方法具有相同构成。这里，图5A示 出了第一实施例中的图2B的状态，以及图5B示出第一实施例中的图 1的状态。
在本实施例中，贯通孔102和贯通电极300具有其中从中心轴到 外周的距离比上端的从中心轴到外周的距离大的部分，并且该部分不 同于上端的部分。具体而言，贯通孔102具有弓形形状，其中，从中 心轴到外周的距离在上端处以及底表面处小，并且该距离在高度方向 上随着朝向中央部分趋近而逐渐变大。
通过调整在形成贯通孔102时的干法蚀刻条件，以便减小离子的 竖直行进特性并且提高离子的散射特性，使得在基板100的平面内方 向和厚度方向上都可以进行蚀刻，可以形成这样的形状。具体而言， 减小干法蚀刻时的真空度，升高基板100的温度，以及适当地调整其他蚀刻条件。
根据本实施例，可以产生与第一实施例相似的效果。此外，在不 同于上端的部分中，贯通孔102和贯通电极300具有其中从中心轴到 外周的距离比上端的从中心轴到外周的距离大的部分。因此，能够防
止贯通电极300和凸块302从基板100中滑出。此外，与其中贯通孔 102的形状被制成为竖直形状的情形相比，蚀刻条件的控制更容易。
此外，在贯通孔102中，当上端处的从中心轴到外周的距离比底 表面处的距离小时，在用于形成开口图案112的蚀刻中，可以使用贯 通孔102的上端作为掩模，以自对准方式形成开口图案112。在该情形 中，在形成开口图案112时将不需要使用掩模图案。
这里，如图6所示，贯通孔102可以具有这样的形状，g卩，从中 心轴到外周的距离在上端处以及底表面处更大，并且该距离在高度方 向上随着朝向中央部分趋近而逐渐变小。同样，在该情形中，可以产 生上述效果。
(第三实施例)
图7A至7C是示出制造根据第三实施例的半导体装置的方法的横 截面图。除了贯通孔102的形状和形成贯通孔102的方法之外，该制 造半导体装置的方法与制造根据第一实施例的半导体装置的方法相
同。这里，图7A和7B示出形成贯通孔102的方法，并且图7C示出 第一实施例中的图4C的状态。
在本实施例中，贯通孔102具有公知的扇贝形状，并且具有多个 沟槽102a，所述多个沟槽102a在贯通孔102的外周方向上环绕四周， 并且被布置在内壁上的上下方向上。在包含贯通孔102的中心轴的横 截面图中，每个沟槽102a的侧表面形状都是沿着圆弧进行的形状。在本实施例中，可以通过公知的博施法(Bosch method)来形成 贯通孔102。具体而言，如图7A所示，首先在基板100的背表面上形 成掩模图案50。随后，使用掩模图案50作为掩模对基板100进行蚀刻。 这形成贯通孔102的一部分和最上部的沟槽102a。随后，形成覆盖最 上部的沟槽102a的保护膜104。保护性膜104例如是由氟化物制成的， 并且可以通过使用氟化物系列的卤素气体来形成。之后，重复将掩模 图案50用作掩模的蚀刻和保护膜104的形成，直到在贯通孔102的底 部处暴露绝缘层110为止。
之后，如图7B所示，清洗去除保护膜104。之后，形成开口 112 和绝缘膜130。形成它们的方法与第一实施例的相同。
之后，如图7C所示，形成贯通电极300和凸块302。形成它们的 方法与第一实施例的相同。
根据本实施例，可以产生与第一实施例的效果相似的效果。此外， 因为贯通孔102的内壁和贯通电极300的侧表面具有扇贝形状，所以 可以防止贯通电极300从贯通孔102中滑出。此外，与其中贯通孔102 的形状被制成为竖直形状的情形相比，蚀刻条件的控制更容易。
(第四实施例)
图8A至8C是示出制造根据第四实施例的半导体装置的方法的横 截面图。除了替代开口图案112而使用在绝缘膜130中形成的开口图 案132之外，该制造半导体装置的方法与制造根据第一实施例的半导 体装置的方法相同。下面，将不再重复对与第一实施例相同的步骤的 说明。
首先，如图8A所示，在基板100中形成贯通孔102。此时，贯通 孔102也穿透绝缘层110。在该状态下，在贯通孔102的底表面处暴露 导电性图案120。随后，在贯通孔102的侧表面和底表面上以及基板100的背表面上形成绝缘膜130。形成绝缘膜130的方法与第一实施例 的方法相同。
随后，如图8B所示，在绝缘膜130上形成掩模图案54，并且使 用掩模图案54作为掩模进行蚀刻处理。通过该工艺，在绝缘膜130中 形成开口图案132。开口图案132的形状与第一实施例中的开口图案 112的形状相同。
之后，如图8C所示，去除掩模图案54。接着，形成贯通电极300 和凸块302。
根据本实施例也可以产生与第一实施例的效果相似的效果。此外， 替代在绝缘层IIO中形成开口图案112，形成开口图案132。这里，替 代第一实施例中的去除位于贯通孔102的底表面处的绝缘膜130的步 骤，实施形成开口图案132的步骤。因此，减少制造步骤的数目。
(第五实施例)
图9A至9C是示出制造根据第五实施例的半导体装置的方法的横 截面图。除了形成开口图案112的时序之外，该制造半导体装置的方 法与制造根据第一实施例的半导体装置的方法相同。下面，将不再重 复对与第一实施例相同的步骤的说明。
首先，如图9A所示，在基板100中形成贯通孔102，以便在贯通 孔102的底表面处暴露绝缘层110。随后，在贯通孔102的侧表面上、 在位于贯通孔102的底表面处的绝缘层110上以及在基板100的背表 面上形成绝缘膜130。形成绝缘膜130的方法与第一实施例的方法相同。
随后，如图9B所示，在绝缘膜130上形成掩模图案56，并且使 用掩模图案56作为掩模来进行蚀刻处理。通过该工艺，在绝缘膜130 和110中形成开口图案112。之后，如图9C所示，去除掩模图案56。接着，形成贯通电极300 和凸块302。
根据本实施例也可以产生与第一实施例的效果相似的效果。此外， 在形成绝缘膜130之后，形成开口图案112，以便穿透绝缘膜130和 110。因此，不需要提供另一去除位于贯通孔102的底表面处的绝缘膜 130的步骤。所以，减少了制造步骤的数目。
(第六实施例)
图IO是示出根据第六实施例的半导体装置的横截面图。除了贯通 孔102具有锥形形状以及从中心轴到外周的距离随着其接近上端而变 得更大之外，该半导体装置与根据第一实施例的相同。除了调整用于 形成贯通孔102的蚀刻条件以便允许贯通孔102具有锥形形状之外， 制造该半导体装置的方法也与第一实施例的方法相同。
根据本实施例，可以产生于第一实施例的效果相似的效果。此外， 与其中贯通孔102的形状被制成为竖直形状的情形相比，蚀刻条件的 控制将更容易。
(第七实施例)
图11是示出根据第七实施例的半导体装置的横截面图。除了贯通 孔102具有倒锥形形状以及从中心轴到外周的距离随着其接近上端而 变得更小之外，该半导体装置与第一实施例的半导体装置相同。除了 调整用于形成贯通孔102的蚀刻条件以便允许贯通孔102具有倒锥形 形状之外，制造该半导体装置的方法也与第一实施例的方法相同。
根据本实施例，可以产生于第一实施例的效果相似的效果。此外， 与其中贯通孔102的形状被制成为竖直形状的情形相比，蚀刻条件的 控制将更容易。
19如上所述，已参照附图对本发明的实施例进行了说明。然而，这 些是本发明的示例，并且可以采用不同于上述那些构造的各种构造。
例如，贯通孔102的平面形状不限于圆形，并且可以例如是诸如
四边形或八边形的多边形。对于开口图案112和132的形状同样如此。
上述半导体装置中的每一个可以在一个且同一个基板100内包括 多个贯通电极300。半导体装置在贯通孔102的侧表面上以及在与基板 100的一个表面相反的表面上具有绝缘层130。因此，即使在一个且同 一个基板100内提供多个贯通电极300，多个贯通电极300也可以彼此 电绝缘。
显然，本发明不限于上述实施例，并且在不脱离本发明的范围和 精神的情况下，可以进行修改和改变。
权利要求
1.一种半导体装置，包括基板；导电性图案，位于所述基板的一个表面侧上；贯通孔，形成在所述基板中并且位于所述导电性图案下方；绝缘层，位于所述贯通孔的所述一个表面侧上的底表面处；开口图案，形成在所述绝缘层中，以便所述导电性图案暴露于所述贯通孔的底表面，其中从开口图案的外周到所述贯通孔的中心轴的距离比从所述贯通孔的外周到所述贯通孔的中心轴的距离小；贯通电极，形成在所述开口图案以及所述贯通孔中，以便被连接到所述导电性图案；以及凸块，位于与所述基板的所述一个表面侧相反的表面侧上，并且与所述贯通电极一体地形成。
2. 根据权利要求1所述的半导体装置，其中，所述绝缘层被形成在所述基板的所述一个表面上，以及 所述导电性图案被形成在所述绝缘层上。
3. 根据权利要求l所述的半导体装置， 其中，所述绝缘层是第一绝缘层； 所述半导体装置进一步包括第二绝缘层；以及 所述第二绝缘层被形成在所述基板的所述相反表面上以及所述贯通孔的侧表面上。
4. 根据权利要求l所述的半导体装置，其中，从所述开口图案的外周到所述贯通孔的中心轴的距离与从 所述贯通孔的外周到所述贯通孔的中心轴的距离之间的差为l(im或更 大且3nm或更小。
5. 根据权利要求1所述的半导体装置， 其中，满足下列公式<formula>formula see original document page 3</formula>其中从所述贯通孔的外周到所述贯通孔的中心轴的距离为r1;从 所述凸块的底表面的外周到所述贯通孔的中心轴的距离为r2;从所述开 口图案的外周到所述贯通孔的中心轴的距离为r3;以及所述凸块的高度 为h。
6. 根据权利要求1所述的半导体装置，其中，所述贯通孔具有下述部分，所述部分位于不同于所述贯通 孔的上端的地方，并且所述部分的从中心轴到外周的距离比所述上端 的从中心轴到外周的距离大。
7. 根据权利要求l所述的半导体装置，其中，所述贯通孔具有下述部分，所述部分位于不同于所述贯通 孔的底表面的地方，并且所述部分的从中心轴到外周的距离比所述底 表面的从中心轴到外周的距离小。
8. 根据权利要求l所述的半导体装置，其中，所述贯通孔的内壁具有多个沟槽，所述多个沟槽沿着所述 贯通孔的外周方向环绕四周。
9. 根据权利要求1所述的半导体装置，其中，从所述贯通孔的中心轴到所述贯通孔的外周的距离随着其 接近上端而变得更大。
10. 根据权利要求l所述的半导体装置，其中，从所述贯通孔的中心轴到所述贯通孔的外周的距离随着其 接近上端而变得更小。
11. 一种制造半导体装置的方法，包括-在一个表面侧上具有导电性图案的基板中，从所述基板的相反表 面侧形成贯通孔，以便所述贯通孔的底表面与所述导电性图案经由绝 缘层中间物相对；在所述绝缘层中形成开口图案，以便所述导电性图案暴露于所述 贯通孔的底部，其中从所述开口图案的外周到所述贯通孔的中心轴的 距离比从所述贯通孔的外周到所述贯通孔的中心轴的距离小；通过使用所述导电性图案作为籽晶层执行非电解镀敷，连续地形 成贯通电极和凸块，所述贯通电极位于所述开口图案中以及所述贯通 孔中，并且所述凸块位于所述基板的所述相反表面侧。
12. 根据权利要求ll所述的制造半导体装置的方法， 其中，在所述基板的所述一个表面上形成所述绝缘层； 在所述绝缘层上形成所述导电性图案；以及当形成所述贯通孔以便所述贯通孔的底表面与所述导电性图案经 由所述绝缘层中间物相对时，形成所述贯通孔以便穿透所述基板并且 不穿透所述绝缘层。
13. 根据权利要求ll所述的制造半导体装置的方法，其中，所述形成所述贯通孔以便所述贯通孔的底表面与所述导电 性图案经由所述绝缘层中间物相对，具有在所述基板中形成所述贯通孔，以便所述导电性图案暴露于所述 贯通孔的底表面；以及在所述贯通孔的底表面处形成所述绝缘层。
14. 根据权利要求ll所述的制造半导体装置的方法，其中，至少所述导电性图案的底表面包含选自由Al、 Cu和W组 成的第一组中的一种，或者由选自所述第一组中的至少两种而制成的 合金，以及所述贯通电极是由选自由Ni、 NiP、 NiB、 Cu、 Pd和Au组成的第二组中的一种而制成的膜，由选自所述第二组中的至少两种而制成的 合金膜，或者通过层压选自所述第二组中的至少两种而形成的层压膜。
15.根据权利要求ll所述的制造半导体装置的方法，其中，所述绝缘层是选自由Si02膜、SiN膜、SiON膜和树脂材料膜组成的第三组中的单层膜，或者是通过层压选自所述第三组中的膜 而形成的层压膜。
全文摘要
本发明提供一种半导体装置及制造该半导体装置的方法。在该半导体装置中，贯通孔被形成在基板中，并且位于导电性图案下方。绝缘层位于贯通孔的底表面处。导电性图案位于基板的一个表面侧。位于贯通孔与导电性图案之间的绝缘层中形成开口图案，其中从开口图案的外周到贯通孔的中心轴的距离r<sub>3</sub>比贯通孔中的距离r<sub>1</sub>小。通过提供开口图案，在贯通孔的底表面处暴露导电性图案。凸块位于基板的背表面侧，并且与贯通电极一体地形成。
文档编号H01L23/485GK101599477SQ20091014602
公开日2009年12月9日 申请日期2009年6月5日 优先权日2008年6月6日
发明者小室雅宏, 松井聪, 高桥信明 申请人:恩益禧电子股份有限公司