专利名称：刚挠结合型印刷电路(ic)封装载板及其制造方法
技术领域：
本发明涉及印刷电路板封装基板领域，特别涉及一种刚挠结合型印刷电路(ic)封装载板 及其制造方法。
背景技术：
近年来，折叠式的移动电话上使用刚挠多层电路板。现有技术的刚挠多层电路板是通过 预浸树脂(pp片)活粘接片等，将聚酰亚胺树脂薄膜或聚酯树脂薄膜等弯曲性能优异的基材 上形成电路而成的挠性基板热压接合于在玻璃环氧树脂、玻璃聚酰亚胺树脂等硬质基材上形 成电路而成的刚性基板之间，然后，经过开孔，电镀、涂敷抗蚀剂，蚀刻等工序来制造。
现有技术当中采用聚酰亚胺作为中间绝缘体，并且采用环氧树脂作为支撑，以使得产品
具有一定的硬度，却使得现有技术中生产出来得具有多层得刚挠电路板得厚度在800微米以 上，而且现有技术所采用的玻璃环氧树脂的厚度不均匀，使得需要依靠控制产品厚度均匀性 来保证盲孔钻孔精度难以实现，从而影响产品性能及良率。在现有的制造工艺中，通常采用 紫外激光钻孔技术，由于采用紫外激光钻孔技术吋，会造成多层刚挠电路板中形成不必要的 噪音(即钻孔的时候会影响到其它层的线路)从而会造成线路层与层之间的短路或断路，导 致产品的报废，影响到生产效率。
发明内容
本发明所要解决的技术问题是针对现有技术所生产出的产品厚度较厚的问题，本发明 可以提供具有较之现有技术具有更薄厚度的刚挠多层IC封装基板，从而达到生产更薄芯片载 板，以满足消费者对于手机等相关电子产品轻、薄化的要求。
本发明还能解决由于需要依靠控制产品厚度均匀性来保证盲孔钻孔精度给生产工艺上带 来的低效率和产品良率。
本发明的一种多层刚挠结合型印刷电路(IC)封装载板，采用高Tg的不流动PP片与纯
铜箔材料作为基材，其特征在于该载板最小线宽和最小线距都为30微米，并且载板上相邻
的两条手指每一条手指的中心点彼此之间的距离(pitch)为60微米。
本发明所述的封装载板，该载板为4层，并且载板的厚度《240微米，同时载板的厚度 公差控制在士5微米，并且厚度为240微米的四阶刚挠载板l一3层和l一4层的盲埋钻孔良 率提升30%以上。
本发明的一种多层刚挠结合型印刷电路(IC)封装载板的制造方法，采取了高Tg的不流 动PP片与纯铜箔材料作为基材，采用自动对位与平行曝光技术和金线绑定表面处理技术，并
3且采用紫外与C02激光相结合的方法通过铜箔蚀刻让位技术，不依靠控制载板厚度均匀性来
保证盲孔钻孔精度，使得载板最小线宽和最小线距都为30微米，并且载板上相邻的两条线路每一条线路的中心点彼此之间的距离(pitch)为60微米。
本发明所述的封装载板的制造方法，该载板为4层，并且载板的厚度《240微米，同时载板的厚度公差控制在土5微米。厚度为240微米的四阶刚挠载板
3层和1 4层的盲埋钻孔良率提升30%以上。
本发明所制造出来的刚挠结合型印刷电路(IC)封装载板及其制造方法，通过合理布置的线宽、线距使得产品具有较薄的厚度，此外在生产土艺中，对于噪音的控制以及产品良率的的要求大大提高。 '
图1:是适用于本发明所述的高Tg四阶盲埋刚挠结合型印刷电路(IC)封装载板的截面示意图2:是适用于本发明所述的刚挠结合型印刷电路(IC)封装载板的描述盲埋孔位置的截面示意图3:是适用于本发明所述的刚挠结合型印刷电路(IC)封装载板的Pitch位置关系示意图；图4:是适用于本发明所述的刚挠结合型印刷电路(IC)封装载板的产品内部结构图。
具体实施例方式
本发明涉及一种刚挠结合型印刷电路(IC)封装载板及其制造方法，为了提高多层印刷电路封装载板的产品质量和产品性能，本发明采取了高Tg的不流动PP片与纯铜箔材料，采用Wire bonding表面处理技术和自动对位与平行曝光技术,使得载板最小线宽/线距达到30微米/30微米，pitch达到60微米，其中4层刚挠载板的厚度《240微米，并且厚度公差控制在士5微米。本发明采用了紫外与C02激光相结合的方法以及铜箔蚀刻让位技术，有效地避免了需要依靠控制产品厚度均匀性来保证盲孔钻孔精度，使厚度为240微米的四阶刚挠载板产品1一3层和l-4层盲埋钻孔良率提升30%以上。
为了进一步说明本发明，现在通过具体的实施例来加以说明图1是适用于本发明所述的高Tg四阶盲埋刚挠结合型印刷电路(IC)封装载板的截面示意图；其中该封装基板具有以下层次结构:采用无胶双面铜蚀刻形成线路作为内层电路如图1的线路层铜层5，绝缘层PI层6及线路层铜层7，然后在已经形成的铜层5， PI层6以及铜层7上依次对称形成半固化片层4、8，第二铜层3、 9，表面镀铜层2、 10以及黑色压光阻焯显影油墨层1、 11，最终形成具有高Tg四阶盲埋刚挠结合型印刷电路(IC)封装载板的结构。附图2记载了盲孔位置的形成方式，其中在PI层4的两侧对称形成铜层3、 5，然后再依 次对称形成半固化片层2、 6和铜层1、 7从而构成盲孔形成基础，为了描述方便将附图2中 的层结构记为第l层(对应于铜层l)、第2层(对应于半固化层2)、第3层(对应于铜层 3)、第4层(对应于PI层)、第5层(对应于铜层5)、第6层(对应于半固化层6)以及第7 层(对应于铜层7)。其中图2的左侧图描述了关于本发明中将通孔贯通于铜层3、 5以及 PI层4以用于导通通过该区域的电路；图2的中间的图描述了本发明中采用紫外激光和 C02激光钻孔方式形成第1层到第7层的盲孔使得第1 、第3、第5、第7层导通从而电路， 但是此时第7层不被击穿形成盲孔，这是由于第7层是最终用于接触其所在的封装基板应用 的诸如手机等产品的线路连接处的，如果不慎被击穿的话，由于第7层表面不光滑而会影响 整个IC载板在其所应用的产品中的性能。图2右侧的附图记载了形成在第1层到第5层的盲 孔，因为这样避免了第6—7层的导通从而使得第5房的线路与第7层的线路形成短路。
图3具体说明了本发明所述的Pitch的结构位置，其中图3中在成形边的一侧形成多个手 指，表述了各个手指之间的线距S-30微米；手指的线宽是30微米，同时，如果将每个手指 的中心作为标称，相邻手指的中心的间距记为Pitch, Pitch为60微米。
图4也具体说明了同时满足手指之间的线宽和线距都为30微米并且Pitch为60微米的本 发明所述的高Tg四阶盲埋刚挠结合型印刷电路(IC)封装载板。
本发明的制造工艺采用以下流程模式
开料一钻孔(对应于图2左侧图说明)一内层线路(通过蚀刻形成)一内外层贴合(图1中附 图标记为4和5以及7和8的贴合属于内层贴合;3和4以及8和9的贴合属于外层贴合)一 层压一C02激光以及紫外激光钻孔一沉镀铜(用于层与层之间的线路的通孔或盲孔之间导通) —外层线路(即通过^tl刻形成)一外层阻焊油墨(通过印刷、曝光形成)一表面处理(诸如表面 镀金、镀银、镀镍用来保护焊盘易于与IC板绑定，同时舉面处理还要处理手指)一丝印文字 —电性能测试 外观检查一包装。
图l中的层次说明-
1、黑色亚光阻焊显影油墨 15微米
2、 表面镀铜厚度 15微米
3、 CU (铜) 18微米
4、 半固化片 50微米
5、 CU (铜) 12微米
6、 PI 15微米
7、 CU (铜) 12微米8、 半固化片 50微米
9、 CU (铜) 18微米
10、 表面镀铜厚度 15微米
11、 黑色亚光阻焊显影油墨 15微米。
权利要求
1.一种多层刚挠结合型印刷电路(IC)封装载板，采用高Tg的不流动PP片与纯铜箔材料作为基材，其特征在于该载板最小线宽和最小线距都为30微米，并且载板上相邻的两条线路每一条线路的中心点彼此之间的距离(pitch)为60微米。
2. 根据权利要求1所述的封装载板，其特征在于该载板为4层。
3. 根据权利要求2所述的封装载板，其特征在于载板的厚度《240微米，同时载板的厚度公差控制在士5微米。
4. 根据权利要求3所述的封装载板，其特征在于厚度为240微米的四阶刚挠载板l一3层和l一4层的盲埋钻孔良率提升30%以上。
5. —种多层刚挠结合型印刷电路(IC)封装载板的制造方法，采取了高Tg的不流动PP片与纯铜箔材料作为基材，采用自动对位与平行曝光技术和金线绑定表面处理技术，铜箔蚀刻让位技术，并且采用紫外与C02激光钻孔相结合的方法通过，不依靠控制载板厚度均匀性来保证盲孔钻孔精度，使得载板最小线宽和最小线距都为30微米，并且载板上相邻的两条手指每一条手指的中心点彼此之间的距离(pitch)为60微米。
6. 根据权利要求5所述的封装载板的制造方法，其特征扭于该载板为4层。
7. 根据权利要求6所述的封装载板的制造方法，其特征在于；载板的厚度《240微米，同时载板的厚度公差控制在土5微米。
8. 根据权利要求7所述的封装载板的制造方法，其特征在于厚度为240微米的四阶刚挠载板l一3层和1—4层的盲埋钻孔良率提升30%以上。 .
全文摘要
一种刚挠结合型印刷电路(IC)封装载板及其制造方法，为了提高多层印刷电路封装载板的产品质量和产品性能，本发明采取了高Tg的不流动PP片与纯铜箔材料，采用最新Wirebonding表面处理技术和自动对位与平行曝光技术，使得载板最小线宽/线距达到30微米/30微米，pitch达到60微米，其中4层刚挠载板的总厚度≤240微米，并且厚度公差控制在±5微米。本发明采用了紫外与CO<sub>2</sub>激光相结合的方法以及铜箔蚀刻让位技术，有效地避免了需要依靠控制产品厚度均匀性来保证盲孔钻孔精度，使厚度为240微米的四阶刚挠载板产品1～3层和1～4层盲埋钻孔良率提升30％以上。
文档编号H01L23/12GK101656235SQ20091018050
公开日2010年2月24日 申请日期2009年10月19日 优先权日2009年10月19日
发明者李金华 申请人:厦门市英诺尔电子科技有限公司