专利名称：双镶嵌结构的形成方法、半导体结构的制作方法
技术领域：
本发明涉及半导体制造领域，特别涉及双镶嵌结构的形成方法以及半导体结构。
背景技术：
随着半导体器件制作技术的飞速发展，半导体器件已经具有深亚微米结构。由于 集成电路中所含器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小，器件 之间的高性能、高密度连接不仅在单个互连层中进行，而且要在多层之间进行互连。因此， 通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半 导体器件。特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，其预先在层间 绝缘膜中形成沟槽(trench)和接触孔(via)，然后用导电材料填充所述沟槽和接触孔。例 如申请号为02106882. 8的中国专利申请文件提供的多层互连结构制作工艺，因为双镶嵌 结构能避免重叠误差以及解决公知金属工艺的限制，多层互连结构便被广泛地应用在半导 体制作过程中而提升器件可靠度。因此，多层互连结构已成为现今金属导线连接技术的主 流。现有制作多层互连结构的方法参考图1至图6。如图1所示，提供半导体衬底100，在半导体衬底100上形成有金属布线层102 ；在 金属布线层102上形成厚度为600埃至800埃的覆盖层104 ；在覆盖层104上形成层间介 质层106 (inter-layer dielectrics ； ILD)，所述层间介质层106的材料是未掺杂的硅玻璃 (Un-doped Silicate Glass ；USG)或低介电常数材料等。所述覆盖层104可防止金属布线 层102扩散到层间介质层102中，亦可防止刻蚀过程中金属布线层102被刻蚀。之后，在层间介质层106上形成保护层108，所述保护层108的作用在于保护层间 介质层106，所述保护层108材料选自SiO2，随后，在保护层108上形成第一光刻胶层110， 经过曝光显影工艺，在第一光刻胶层110上形成开口，开口位置对应后续需要形成双镶嵌 结构中的接触孔；随后以第一光刻胶层110为掩膜，刻蚀保护层108、层间介质层106直至 暴露出覆盖层104，形成接触孔112。参考附图2所示，灰化法去除第一光刻胶层110，其中灰化温度为250°C ；在 保护层108上以及接触孔112中形成覆盖层间介质层106的底部抗反射层(Bottom Anti-Reflective Coating, BARC)114。用回蚀法刻蚀底部抗反射层114，直至完全去除保 护层108上的底部抗反射层114，并保留接触孔112内的部分底部抗反射层114，其中留在 接触孔112内的底部抗反射层114的厚度应该保证在随后刻蚀形成双镶嵌结构的工艺过程 中避免覆盖层104被刻蚀穿。如图3所示，在保护层108上形成第二光刻胶层116，并通过曝光、显影在第二光刻 胶层116上形成与后续沟槽对应的开口，开口的宽度大于接触孔112的宽度。以第二光刻 胶层116为掩膜，刻蚀保护层108以及层间介质层106，形成沟槽118。如图4所示，灰化法去除第二光刻胶层116和接触孔112内的底部抗反射层114， 其中灰化温度为250V ；然后再用湿法刻蚀法去除残留的第二光刻胶层116 ；沿接触孔112刻蚀覆盖层104，直至暴露出金属布线层102，形成双镶嵌结构。参考图5，在保护层108表面形成填充接触孔112的金属层120。参考图6，用化学机械抛光去除一部分金属层120和保护层108，直至形成金属插 塞 121。现有技术中存在如下问题现有的双镶嵌结构是先刻蚀形成接触孔，再制作沟槽， 通常第一步形成接触孔时，金属布线层102表面的覆盖层104作为刻蚀停止层，会被刻蚀掉 一部分厚度，而覆盖层104本身较薄，因此在后续制作沟槽等刻蚀工艺时，极容易产生过刻 蚀导致接触孔击穿(punch through)，而提前打开并损伤金属布线层102，此外在接触孔刻 蚀时，覆盖层104 —般采用含氮的碳化硅材料，其中氮元素极易通过底部抗反射层114扩散 至顶部的第二光刻胶层116，污染光刻胶而影响光刻精度以及效果。
发明内容
本发明解决的问题是提供一种双镶嵌结构的形成方法，解决现有形成方法中存在 的接触孔击穿以及氮扩散污染光刻胶的问题。为解决上述问题，本发明提供了一种双镶嵌结构的形成方法，包括如下步骤提供 包括有金属布线层的半导体衬底；在所述金属布线层上形成依次叠加的刻蚀阻挡层、层间 介质层、保护层；在所述保护层表面形成第一光刻胶图形；以所述第一光刻胶图形为掩膜， 依次刻蚀所述保护层、部分所述层间介质层，形成沟槽；去除所述第一光刻胶图形；在所述 沟槽内形成第一底部抗反射层；在保护层表面形成第二底部抗反射层；在所述第二底部抗 反射层表面形成隔离层；在所述隔离层表面形成第二光刻胶图形；以所述第二光刻胶图形 为掩膜，依次刻蚀所述隔离层、第二底部抗反射层、第一底部抗反射层、层间介质层和刻蚀 阻挡层直至暴露出所述金属布线层，形成接触孔；去除所述第二光刻胶图形、隔离层、第二 底部抗反射层以及第一底部抗反射层。作为可选方案，所述刻蚀阻挡层材料为氮掺杂的碳化硅，其中Si元素质量百分比 为50%至60%，C元素质量百分比为10%至20%，N元素质量百分比为25%至30%。作为可选方案，所述层间介质层的材料为低介电常数材料，包括含碳二氧化硅材 料或者黑钻石材料。作为可选方案，所述保护层材料为二氧化硅，通过在层间介质层表面沉积正硅酸 乙酯层，并低温氧化形成。作为可选方案，所述隔离层材料为低温氧化硅材料，形成工艺为等离子体辅助增 强化学气相沉积工艺。作为可选方案，所述第一底部抗反射层通过沉积填充形成，第二底部抗反射层通 过旋涂工艺形成。本发明还提供了一种半导体结构，其特征在于，包括半导体衬底；位于所述半导体衬底上的金属布线层；位于所述金属布线层上的刻 蚀阻挡层；位于所述阻挡层上的层间介质层；位于所述层间介质层上的保护层；沟槽，贯穿 所述保护层并位于所述层间介质层内；第一底部抗反射层，形成于所述沟槽内；第二底部 抗反射层，形成于保护层表面；位于所述第二底部抗反射层上的隔离层。作为可选方案，所述刻蚀阻挡层材料为氮掺杂的碳化硅，其中Si元素质量百分比5为50%至60%，C元素质量百分比为10%至20%，N元素质量百分比为25%至30%。所述层间介质层的材料为低介电常数材料，包括含碳二氧化硅材料或者黑钻石材 料。所述保护层材料为正硅酸乙酯通过低温氧化而形成的二氧化硅。所述隔离层材料 选自低温氧化硅材料。与现有技术相比，本发明具有以下优点在形成双镶嵌结构时，采用先形成沟槽再 制作接触孔并直接刻蚀至金属布线层，从而避免出现接触孔击穿损伤金属布线层的情况， 同时在底部抗反射层的表面形成隔离层，防止刻蚀阻挡层中的氮元素扩散至表面光刻胶 中，污染光刻胶而影响接触孔的刻蚀精度以及效果。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目 的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按 实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。图1至图6是现有的多层互连结构形成方法的过程示意图；图7是本发明提供的一种双镶嵌结构的形成方法的流程示意图；图8至图19是本发明提供的一种双镶嵌结构的形成方法的过程示意图；图20是应用本发明所形成的双镶嵌结构制作金属互连结构的示意图。
具体实施例方式在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以 很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况 下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应 限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。现有的双镶嵌结构形成方法中，通孔击穿是由于先形成的接触孔底部的刻蚀阻挡 层，容易被后续沟槽等刻蚀步骤刻蚀击穿造成，而损伤金属布线层。因此本发明采用先制作 沟槽再形成接触孔的方法，一步形成底部曝露金属布线层的接触孔，从而避免上述通孔击 穿问题。另一方面，由于刻蚀阻挡层内的氮元素会污染接触孔刻蚀的光刻胶，因此可以在光 刻胶与底部抗反射层增加隔离层，防止所述氮元素的污染。为此，本发明提出了一种双镶嵌结构的形成方法，图7是本发明的双镶嵌结构的 形成方法的流程示意图，具体包括如下步骤步骤S101，提供带有金属布线层的半导体衬底；其中金属布线层位于半导体衬底的表面区域，一般材质为铜、铝、钨等材质。步骤S102，在金属布线层上依次形成刻蚀阻挡层、层间介质层、保护层；其中，刻蚀阻挡层便于接触孔刻蚀时控制刻蚀速度以及深度，上述三层的厚度即 后续形成的接触孔深度，而保护层用于避免层间介质层在双镶嵌结构的刻蚀过程中受到损 伤。
步骤S103，在保护层表面形成第一光刻胶图形；步骤S104，以所述第一光刻胶图形为掩膜，依次刻蚀保护层、部分层间介质层，形 成沟槽；所述沟槽的深度可以通过调整刻蚀时间进行控制。步骤S105，去除第一光刻胶图形；步骤S106，在所述沟槽内形成第一底部抗反射层，在保护层表面形成第二底部抗 反射层；其中，所述第一底部抗反射层通过沉积形成，表面高度略低于保护层的表面；而第 二底部抗反射层通过旋涂工艺形成。第一底部抗反射层与第二底部抗反射层的材料可以相 同，采用上述分步两次形成底部抗反射层的方法，可以使得表面更加平整以便于后续沉积 隔离层，另一方面还可以防止沟槽内产生空隙。步骤S107，在所述第二底部抗反射层表面形成隔离层；步骤S108，在所述隔离层表面形成第二光刻胶图形；步骤S109，以所述第二光刻胶图形为掩膜，依次刻蚀隔离层、底部抗反射层、层间 介质层和刻蚀阻挡层直至暴露出金属布线层，形成接触孔；其中，刻蚀阻挡层的刻蚀比相对于其他各层更小，因此在刻蚀接触孔时，刻蚀机很 容易根据刻蚀速率进行判断，从而可以通过减速等方式进行微调，打开底部的金属布线层， 以免对其产生过度损伤。步骤S110，去除第二光刻胶图形、隔离层、第一底部抗反射层和第二底部抗反射层。最终形成暴露出底部金属布线层的双镶嵌结构，以便于电镀填充金属制作金属插 塞，制作互连结构。下面结合说明书附图，对本发明双镶嵌结构形成方法的一个具体实施例进行详细 说明。参考图8，提供半导体衬底100，在所述半导体衬底100的表面区域内形成金属布 线层110。所述半导体衬底100可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬 底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其 他元件的一部分)、图案化或未被图案化的基片。所述金属布线层110材料为铝、银、铬、钼、镍、钯、钼、钛、钽、铜中的一种或者几种，其中由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，因此本实施例中，所 述金属布线层110材料较优选用铜，所述金属布线层110的形成工艺可以选用公知的物理 气相沉积工艺或者电镀工艺，需特别指出的是，上述金属布线层110的形成工艺需根据金 属布线层110选用的材料不同而采用不同的工艺，调整不同的工艺参数。参考图9，在金属布线层110表面依次形成刻蚀阻挡层120、层间介质层130以及 保护层140。所述刻蚀阻挡层120材料选自掺碳的氮化硅(NDC)，所述阻挡层120厚度为400埃 至500埃。所述阻挡层120用于维护金属布线层110的稳定性，并且所述掺碳的氮化硅的阻挡层120具有吸水性比较低，介电常数低与后续形成的层间介质层匹配的优点。所述阻挡层120的形成工艺可以选用介质化学气相沉积设备，具体工艺参数为 反应温度为300摄氏度至400摄氏度，腔室压力为3. 7托至4. 2托，反应间距为5毫米至8 毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400 标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成 400埃至500埃厚度的阻挡层120。所述层间介质层130材料优选为低介电常数材料，例如本实施例中选自碳掺杂的 氧化硅(Black Diamond, BD)，所述层间介质层130厚度为3500埃至4500埃。所述层间介质层130用于层间介质隔离，所述碳掺杂的氧化硅的层间介质层130 除了具有介电常数低，传输延迟小的优点，还具备与阻挡层120选择刻蚀比高的优点。所述层间介质层130形成工艺可以选用介质化学气相沉积设备，具体工艺参数 为反应温度为300摄氏度至400摄氏度，腔室压力为4托至6托，反应间距为5毫米至9 毫米，功率为400瓦至600瓦，氧气流量为每分钟100标准立方厘米至每分钟300标准立方 厘米，氦气流量为每分钟800标准立方厘米至每分钟1200标准立方厘米，八甲基环化四硅 氧烷流量为每分钟2000标准立方厘米至每分钟4000标准立方厘米，直至形成3500埃至 4500埃的层间介质层130。所述保护层140材料为二氧化硅，优选的，本实施例中采用正硅酸乙酯TEOS层通 过低温氧化的方式形成上述保护层140。可以先采用化学气相沉积工艺，在层间介质层130的表面形成正硅酸乙酯TE0S， 厚度约为150埃至600埃，然后在200摄氏度至400摄氏度的反应温度下，通入氧气进行低 温氧化，氧气流量为每分钟100标准立方厘米至每分钟300标准立方厘米，直至形成200埃 至500埃的保护层140。。上述形成的保护层140致密性好，能够与层间介质层130形成更好的界面，并且能 够防止漏电现象出现。参考图10，在所述保护层140表面形成第一光刻胶图形150。所述第一光刻胶图形150用于定义双镶嵌结构中的沟槽图形。在所述保护层140表面旋涂光刻胶，接着通过曝光将掩膜版上的与接触孔相对应 的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成第一光刻胶图 形 150。参考图11，以所述第一光刻胶图形150为掩膜，依次刻蚀保护层140、部分层间介 质层130，形成沟槽151。所述刻蚀工艺可以为公知的等离子体刻蚀或者化学试剂刻蚀，在本实施例中，以 等离子体刻蚀为示范性说明。所述刻蚀工艺选用等离子体刻蚀设备，具体工艺参数为刻蚀设备腔体压力为10 毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流 量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘 米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方 厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，依次刻蚀保护层140、 部分层间介质层130，形成沟槽151。8
参考图12，去除第一光刻胶图形150。去除光刻胶图形工艺可以为公知的光刻胶去除工艺，包括光刻胶去除溶液去除、 等离子轰击去除等等。在本实施例中，采用等离子轰击去除工艺去除第一光刻胶图形150，所述等离子体 轰击去除工艺具体参数包括刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦 至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟 20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90 标准立方厘米，以上述刻蚀条件去除第一光刻胶图形150。参考图13，在所述沟槽151内形成第一底部抗反射层160。所述第一底部抗反射层160可以通过化学气相沉积填充至沟槽151内，其表面高 度可略低于保护层140的表面，并防止空隙的产生，所述第一底部抗反射层可以选用型号 为GF315的底部抗反射层材料。参考图14，在保护层140的表面形成第二底部抗反射层161。所述第二底部抗反射层161可以采用旋涂工艺，涂覆于保护层140上，使得形成的 第二底部抗反射层161表面更加平整，此外第二底部抗反射层161可以选用与第一底部抗 反射层160相同的材料，便于降低成本，且使得两层底部抗反射层之间结合紧密粘附性好。所述旋涂工艺的具体参数为旋涂的加速时间为0. 5秒至1秒，旋涂的转速为 1200转/分钟至2000转/分钟，旋涂时间为20秒至50秒，旋涂的减速时间为0. 5秒至1 秒。现有的工艺会在底部抗反射层160表面直接形成定义接触孔的光刻胶图形，而由 于层间介质层130为黑钻石BD等较软的低介电常数材料，因此刻蚀阻挡层的含氮碳化硅 NDC材质中的氮元素容易扩散并穿过层间介质层130、第一底部抗反射层160直至第二底 部抗反射层161的表面，而污染光刻胶图形，使得光刻胶的图形转移局部失效，影响光刻精 度，导致后续接触孔的刻蚀效果较差。为此，参考图15，本发明在所述第二底部抗反射层161表面形成隔离层170以隔离 第二底部抗反射层161和后续形成的光刻胶图形，阻挡上述氮元素的扩散污染。所述隔离层170材料选自低温氧化硅材料LT0，低温氧化硅材料具有薄膜致密， 隔离性能优良的优点，因此所述隔离层170还能够有效避免在以前工艺中形成的存在于底 部抗反射层和沟槽中的缺陷扩散到后续形成的光刻胶图形中，提高了形成光刻胶图形的良 率。所述隔离层170厚度为1000埃至1500埃，形成温度应当避免引起底部抗反射层 的变性。优选的，本实施例中，隔离层170的形成工艺可以为等离子体辅助增强化学气相沉 积工艺。所述隔离层170的形成工艺的具体参数为沉积设备腔体压力为0. 5托至3托，沉 积温度为200摄氏度至220摄氏度，射频功率为500瓦至1000瓦，SiH4流量为每分钟100 标准立方厘米至每分钟200标准立方厘米，队0流量为每分钟10000标准立方厘米至每分钟 20000标准立方厘米，队流量为每分钟1000标准立方厘米至每分钟2000标准立方厘米，直 至形成厚度为1000埃至1500埃的隔离层170。参考图16，在所述隔离层170表面形成第二光刻胶图形180。
在所述隔离层170表面旋涂光刻胶，接着通过曝光将掩膜版上的与第二光刻胶图 形180相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成 第二光刻胶图形180，用于定义双镶嵌结构中的接触孔图形。参考图17，以所述第二光刻胶图形180为掩膜，依次刻蚀隔离层170、第二底部抗 反射层161、第一底部抗反射层160、层间介质层130，直至刻蚀阻挡层120，形成接触孔191。上述刻蚀隔离层170、第二底部抗反射层161、第一底部抗反射层160、层间介质层 130和阻挡层120的工艺可以为等离子体刻蚀工艺。所述等离子体刻蚀工艺的具体参数为选用等离子体刻蚀设备，刻蚀设备腔体压 力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦， C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准 立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标 准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，依次刻蚀隔离层 190、底部抗反射层160、层间介质层130直至刻蚀阻挡层120，形成接触孔191。参考图18，进一步刻蚀接触孔191底部的刻蚀阻挡层120，打开金属布线层110。由于刻蚀阻挡层120为含碳氮化硅NDC，与层间介质层130以及金属布线层110均 具有较大的选择刻蚀比，且厚度较薄，因此对刻蚀阻挡层120的刻蚀打开金属布线层110需 要控制其刻蚀速度，以免产生过刻蚀损伤金属布线层110。参考图19，去除第二光刻胶图形180、隔离层170、第二底部抗反射层161以及第一 底部抗反射层160。所述去除第二光刻胶图形180、第二底部抗反射层161以及第一底部抗反射层160 的工艺可以为灰化工艺；所述去除隔离层170的工艺可以为等离子体刻蚀工艺。在本实施例中，先采用灰化工艺去除第二光刻胶图形180，直至暴露出隔离层 170，然后采用等离子体刻蚀工艺去除隔离层170，直至暴露出第二底部抗反射层161，再采 用灰化工艺去除第二底部抗反射层161以及第一底部抗反射层160。具体工艺包括为刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至 500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20 标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标 准立方厘米，去除第二光刻胶图形180，直至暴露出隔离层170。刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射 频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米， CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准 立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准 立方厘米，去除隔离层170，直至暴露出第二底部抗反射层161。刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为 每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至 每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，一 并去除第二底部抗反射层161以及第一底部抗反射层160，形成双镶嵌结构192。进一步的，如图20所示，可以以金属布线层110为种子层进行电镀，在上述双镶嵌 结构192内，填充金属，形成金属插塞200构成金属互连结构，所述金属插塞可以是铜、铝、镍、钨等常用的互连金属材料。再如图15所示，本发明基于上述双镶嵌结构的形成方法，提供的一种半导体结构 包括半导体衬底100 ；位于所述半导体衬底100上的金属布线层110 ；位于所述金属布线层110上的刻蚀阻挡层120 ；位于所述阻挡层120上的层间介质层130 ；位于所述层间介质层130上的保护层 140 ；沟槽151，贯穿所述保护层140并位于所述层间介质层130内；形成于于沟槽151内的第一底部抗反射层160，形成于保护层140表面的第二底部 抗反射层161 ；位于所述第二底部抗反射层161上的隔离层170。其中，所述刻蚀阻挡层120的材料可以为氮掺杂的碳化硅，其中Si元素质量百分 比为50%至60%，C元素质量百分比为10%至20%，N元素质量百分比为25%至30%。所述层间介质层130的材料为低介电常数材料，本实施例中可以为含碳二氧化硅 材料或者黑钻石材料。所述保护层140的材料可以为正硅酸乙酯通过低温氧化而形成的二氧化硅或者 氮化硅等材料。所述第一底部抗反射层160应当选用流动性较强，且填充沉积至沟槽时不容易产 生空隙的材料。而第二底部抗反射层170则无具体要求，也可以直接选用与第一底部抗反 射层160相同的材料。所述隔离层170的材料可以选自低温氧化硅材料或者其他能够隔离氮元素扩散 的绝缘隔离材料。本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域 技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的 保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种双镶嵌结构的形成方法，其特征在于，包括如下步骤 提供包括有金属布线层的半导体衬底；在所述金属布线层上形成依次叠加的刻蚀阻挡层、层间介质层、保护层； 在所述保护层表面形成第一光刻胶图形；以所述第一光刻胶图形为掩膜，依次刻蚀所述保护层、部分所述层间介质层，形成沟槽；去除所述第一光刻胶图形；在所述沟槽内形成第一底部抗反射层；在保护层表面形成第二底部抗反射层； 在所述第二底部抗反射层表面形成隔离层； 在所述隔离层表面形成第二光刻胶图形；以所述第二光刻胶图形为掩膜，依次刻蚀所述隔离层、第二底部抗反射层、第一底部抗 反射层、层间介质层和刻蚀阻挡层直至暴露出所述金属布线层，形成接触孔；去除所述第二光刻胶图形、隔离层、第二底部抗反射层以及第一底部抗反射层。
2.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述刻蚀阻挡层材料 为氮掺杂的碳化硅，其中Si元素质量百分比为50%至60%，C元素质量百分比为10%至 20%，N元素质量百分比为25%至30%。
3.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述层间介质层的材料 为低介电常数材料。
4.如权利要求3所述的双镶嵌结构的形成方法，其特征在于，所述层间介质层的材料 包括含碳二氧化硅材料或者黑钻石材料。
5.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述保护层材料为二氧化硅。
6.如权利要求5所述的双镶嵌结构的形成方法，其特征在于，所述保护层通过在层间 介质层表面沉积正硅酸乙酯层，并低温氧化形成。
7.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述隔离层材料为低温 氧化硅材料。
8.如权利要求7所述的双镶嵌结构的形成方法，其特征在于，所述隔离层的形成工艺 为等离子体辅助增强化学气相沉积工艺。
9.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述第一底部抗反射层 通过沉积填充形成，第二底部抗反射层通过旋涂工艺形成。
10.一种半导体结构，其特征在于，包括 半导体衬底；位于所述半导体衬底上的金属布线层；位于所述金属布线层上的刻蚀阻挡层；位于所述阻挡层上的层间介质层；位于所述层间介质层上的保护层；沟槽，贯穿所述保护层并位于所述层间介质层内；第一底部抗反射层，形成于所述沟槽内；第二底部抗反射层，形成于保护层表面；位于所述第二底部抗反射层上的隔离层。
11.如权利要求10所述的半导体结构，其特征在于，所述刻蚀阻挡层材料为氮掺杂的 碳化硅，其中Si元素质量百分比为50%至60%，C元素质量百分比为10%至20%，N元素 质量百分比为25%至30%。
12.如权利要求10所述的半导体结构，其特征在于，所述层间介质层的材料为低介电 常数材料。
13.如权利要求10所述的半导体结构，其特征在于，所述层间介质层的材料包括含碳 二氧化硅材料或者黑钻石材料。
14.如权利要求10所述的半导体结构，其特征在于，所述保护层材料为正硅酸乙酯通 过低温氧化而形成的二氧化硅。
15.如权利要求10所述的半导体结构，其特征在于，所述隔离层材料选自低温氧化硅 材料。
全文摘要
一种双镶嵌结构的形成方法、半导体结构，其中双镶嵌结构形成方法包括提供包括有金属布线层的半导体衬底；在金属布线层上形成刻蚀阻挡层、层间介质层、保护层；在保护层表面形成第一光刻胶图形；以第一光刻胶图形为掩膜，依次刻蚀保护层、部分层间介质层，形成沟槽；去除第一光刻胶图形；在沟槽内形成第一底部抗反射层；在保护层表面形成第二底部抗反射层；在第二底部抗反射层表面形成隔离层；在隔离层表面形成第二光刻胶图形；以第二光刻胶图形为掩膜，刻蚀直至暴露出金属布线层，形成接触孔；去除第二光刻胶图形、隔离层、第二底部抗反射层以及第一底部抗反射层。本发明可以避免出现接触孔击穿，提高光刻精度。
文档编号H01L23/522GK102054761SQ20091019859
公开日2011年5月11日 申请日期2009年11月10日 优先权日2009年11月10日
发明者王琪 申请人:中芯国际集成电路制造(上海)有限公司