专利名称：倒装芯片封装的绕线方法及其装置的制作方法
技术领域：
本发明是关于一种绕线方法与装置，尤其是关于倒装芯片封装 (flip-chippackage)的绕线方法与装置。
背景技术：
随着制程的发展，现今的集成电路相较于以往具有更高的复杂度及更小的体积， 而这种特性也增加芯片输出入连接的困难度。据此，一种具有较高集成密度及较多输出/ 入接脚数的倒装芯片封装技术即孕育而生。倒装芯片封装是一种可将半导体器件连接至外 部电路的技术，其中所述的外部电路可包含封装装载器(package carrier)或是印刷电路 板(printed circuit board)等。相较于其它封装技术，倒装芯片封装技术的优点包含具 有更多可用于输出入连接的面积、可以较少的干扰达到较高的传输速率，以及可防止外在 环境因素干扰信号。倒装芯片封装技术是使用沉积于芯片衬垫上的焊球(solder bump)以和外部电路 连接，其中所述的焊球是于最终的晶圆制作阶段沉积于晶圆顶层的焊球衬垫(bump pad)。 为将所述的芯片安装于一外部电路，所述的芯片是反置以使其顶层向下，以使其焊球衬垫 对齐所述的外部电路的衬垫。图1显示一倒装芯片封装的示意图。如图1所示，一芯片100 是反置以安装于一封装装载器200，其中所述的芯片100的顶层具有若干个焊球衬垫102， 其是藉由若干个焊球104连接于所述的封装装载器200上。所述的芯片100亦具有若干个 导线结合衬垫(wire bonding pad)或驱动衬垫(driver pad) 106。图2显示所述的芯片 100的截面图。如图2所示，为降低电路设计的复杂度及达到减少更改设计的目的，所述的 芯片100具有一称为重新分布层(re-distribution layer)的额外的金属层于所述的芯片 100的顶层金属层上，以连接所述的驱动衬垫106至所述的焊球衬垫102。 相较于接脚栅格阵列(pin grid array)或是球栅格阵列(ball grid array) 的绕线方式，倒装芯片封装的绕线方式具有更多的限制。由于所述的重新分布层是于晶 圆制作阶段时形成，其绕线方式具有角度的限制，且必须满足制程的设计规则(design rule)。倒装芯片封装的绕线方式可分为自由分配(freeassignment)绕线及预先分配 (pre-assignment)绕线两种方式。在使用自由分配绕线的倒装芯片封装技术时，驱动衬垫 及焊球衬垫间的对应关系是由使用者或绕线工具软件所决定。因此，使用者或绕线工具软 件具有较高的自由度决定驱动衬垫及焊球衬垫间的绕线轨迹。另一方面，在使用预先分配 绕线的倒装芯片封装技术时，驱动衬垫及焊球衬垫间的对应关系是预先决定，而此对应关 系无法在决定绕线时更动。因此，使用者或绕线工具软件仅能遵照此对应关系进行绕线而 受到较多限制。一般而言，使用预先分配绕线的绕线方式的倒装芯片封装的困难度远较使用自由 分配绕线的绕线方式的倒装芯片封装高。然而，由于集成电路或是封装设计人员多习惯预 先决定驱动衬垫及焊球衬垫间的对应关系，且应用于预先分配绕线方式的绕线工具软件亦 可用于评估所述的对应关系的优劣，目前业界多半仍于倒装芯片封装技术中使用预先分配绕线方式。 目前存在一种整数线性编程(integer linear programming)算法用于计算使用 预先分配绕线方式的倒装芯片封装技术时的绕线轨迹。整数线性编程算法包含两个阶段 第一阶段是全盘式的决定各驱动衬垫及对应的焊球衬垫间连接的绕线轨迹，第二阶段再辅 以细节式的完成所述的绕线轨迹。然而，整数线性编程算法的其中一缺点即是其需耗费大 量时间运算。对于讲求效率及研发成本的业界而言，整数线性编程算法并不符合使用上的 需求。据此，业界所需要的是一种应用于倒装芯片封装的绕线方法及用于实现的装置， 其不仅可有效率的决定倒装芯片封装技术中各驱动衬垫及对应的焊球衬垫间连接的绕线 轨迹，且可达到降低所需绕线长度的目的。
发明内容
本发明所提供的应用于倒装芯片封装的绕线方法与装置根据一芯片上的若干个 衬垫的排列顺序设定若干个衬垫列，并利用一演算法得出各衬垫列間所需最少的绕道连 接。本发明提供一种应用于倒装芯片封装的绕线方法，其中所述的倒装芯片包含若干 个外层衬垫及若干个内层衬垫，所述的绕线方法包含下列步骤根据所述的外层衬垫及内 层衬垫的排列顺序设定若干个衬垫列；以及自最内层的衬垫列依次向外层的衬垫列建立绕 线轨迹，并于每一衬垫列及其上一层衬垫列间选择可贡献最多直接连接的绕线轨迹。本发明提供一种用于建立倒装芯片封装的绕线方式的装置，其中所述的倒装芯片 包含若干个外层衬垫及若干个内层衬垫，所述的装置包含一排序单元和一绕线单元。所述 的排序单元是排列所述的外层衬垫及内层序列成若干个衬垫列。所述的绕线单元是根据所 述的排序单元的排序结果自最内层的衬垫列依次向外层的衬垫列建立所述的外层衬垫及 内层衬垫的绕线轨迹，以使每一衬垫列及其上一层衬垫列间的绕线轨迹所需的绕道连接最 少。本发明所提供的应用于倒装芯片封装的绕线方法与装置根据一芯片上的若干个 衬垫的排列顺序设定若干个衬垫列，并利用一演算法得出各衬垫列間所需最少的绕道连 接。由于所利用的算法仅需少许的时间计算，故本发明所提供的应用于倒装芯片封装的绕 线方法能大幅降低所需的运算时间。
图1显示一倒装芯片封装的示意图；图2显示一倒装芯片封装芯片的截面图；图3显示一倒装芯片的若干个驱动衬垫及焊球衬垫间的连接关系；图4显示一倒装芯片的若干个驱动衬垫及焊球衬垫间的绕线轨迹；图5显示根据本发明的一实施例的应用于倒装芯片封装的绕线方法的流程图；图6显示根据本发明的一实施例的一倒装芯片的若干个驱动衬垫及焊球衬垫间 的连接关系；图7显示根据本发明的一实施例的切割线；
图8显示根据本发明的一实施例的虚拟衬垫；图9A 9C显示根据本发明的另一实施例的虚拟衬垫；图10显示根据本发明的一实施例的一第一层内层衬垫和一外层衬垫列所代表的 衬垫的连接关系；图11显示根据本发明的一实施例的一第二层内层衬垫和一外层衬垫列所代表的 衬垫的连接关系；图12显示本发明的一实施例的一目前内层衬垫列的虚拟衬垫建立于一其上一层 内层衬垫列中的示意图；图13显示本发明的一实施例的一上一层内层衬垫列的绕道连接的衬垫的虚拟衬 垫建立于所述的上一层内层衬垫列中的示意图；图14显示本发明的一实施例的虚拟环；图15显示本发明的一实施例的最多平面子集合弦算法的计算结果；图16显示根据本发明的一实施例所建立的绕线结果；及图17显示根据本发明的一实施例的用于建立倒装芯片封装的绕线方式的装置的 示意图。
具体实施例方式本发明所提供的应用于倒装芯片封装的绕线方法及用于实现的装置，是将一芯片 的若干个外层衬垫及内层衬垫的排列顺序设定为若干个衬垫列。接着，根据最多平面子集 合弦算法(maximum planar subset of chords)自最内层的衬垫列依次向外层的衬垫列建 立绕线轨迹，直至完成所述的外层衬垫及内层衬垫的绕线轨迹，其中每一衬垫列及其上一 层衬垫列间的绕线轨迹是使得所需的绕道连接最少。由于最多平面子集合弦算法可在低多 项式时间(polynomial time)内以动态规划(dynamic programming)的方式计算，故本发 明所提供的应用于倒装芯片封装的绕线方法能大幅降低所需的运算时间。又，由于每一衬 垫列及其上一层衬垫列间的绕线轨迹仅需最少的绕道连接，故可达到降低所需绕线长度的 目的。 图3显示一倒装芯片的若干个驱动衬垫及焊球衬垫间的连接关系。如图3所示， 所述的倒装芯片300具有16个驱动衬垫及16个焊球衬垫，其中所述的驱动衬垫是以方块 表示，而所述的焊球衬垫是以八角形表示。在所述的连接关系中，大部分连接关系均没有产 生绕线交错，然有局部连接关系是产生绕线交错。由于多数倒装芯片的绕线皆于同一层金 属层内完成，亦即重新分布层，其绕线不允许绕线交错产生。换言之，所述的产生绕线交错 连接关系的绕线需以绕道连接方式完成。图4显示所述的倒装芯片300的若干个驱动衬垫 及焊球衬垫间的绕线轨迹。如图4所示，所述的产生绕线交错连接关系的绕线是改由绕道 连接方式以完成绕线。图3所示的倒装芯片连接关系可以肉眼决定哪些连接关系可以直接连接方式绕 线，哪些连接关系可以绕道连接方式绕线。然而，目前业界所使用的倒装芯片封装技术包 含数个数量级以上的驱动衬垫及焊球衬垫，故无法仅以肉眼决定所述的驱动衬垫及焊球衬 垫的连接关系。据此，本发明所提供的应用于倒装芯片封装的绕线方法及用于实现的装置 是根据最多平面子集合弦算法建立各衬垫间的绕道轨迹，用于达到降低所需绕线长度的目的。 图5显示根据本发明的一实施例的应用于倒装芯片封装的绕线方法的流程图。在 步骤Si，根据欲决定绕线轨迹的倒装芯片的若干个内层衬垫及外层衬垫设定一初始设定， 并进入步骤S2。在步骤S2，根据所述的内层衬垫及外层衬垫设定一外层衬垫列及若干个内 层衬垫列，设定最内层的内层衬垫列为目前内层衬垫列，并进入步骤S3。建立目前内层衬垫 列的虚拟衬垫于所述的目前内层衬垫列的上一层内层衬垫列中，建立所述的上一层内层衬 垫列中绕道连接的衬垫的虚拟衬垫于所述的上一层内层衬垫列中；根据所述的目前内层衬 垫列及其上一层内层衬垫列建立一虚拟环，并进入步骤S4。在步骤S4，根据最多平面子集 合弦算法及所述的虚拟环上的衬垫的连接关系而建立所述的虚拟环上的弦，以定义所述的 弦所对应的连接关系为直接连接，并定义所述的弦未对应的连接关系为绕道连接，设定目 前内层衬垫列为所述的上一层的内层衬垫列，并进入步骤S5。在步骤S5，决定是否已定义 所有内层衬垫列的连接关系。若是，则进入步骤S6，否则回到步骤S3。在步骤S6，建立所述 的内层衬垫及外层衬垫的绕线轨迹。再次参照图3并应用图5所教示的方法，在步骤Si，进行所述的倒装芯片300的 初始设定。如图6所示，定义所述的倒装芯片300的所述的16个驱动衬垫为外层衬垫，并 定义所述的16个焊球衬垫为内层衬垫。所述的外层衬垫可以环状形式区分为第一层外层 衬垫环及第二层外层衬垫环，其中所述的第一层外层衬垫环包含D2、D3、D6、D7、D10、DlU D14及D15的驱动衬垫，而所述的第二层外层衬垫环包含D1、D4、D5、D8、D9、D12、D13及D16 的驱动衬垫。所述的内层衬垫亦可以环状形式区分为第一层内层衬垫环及第二层内层衬垫 环，其中所述的第一层内层衬垫环包含Bl至B12的焊球衬垫，而所述的第二层内层衬垫环 包含B13至B16的焊球衬垫。在步骤S2，根据所述的内层衬垫及外层衬垫设定一外层衬垫列及若干个内层衬垫 列。首先，如图7所示，以一条切割线切开所述的外层衬垫环及内层衬垫环并展开成为若干 个衬垫列，其中所述的切割线不能切断所述的外层衬垫及内层衬垫的连接关系。若不存在 这种切割线，则可复制外层衬垫列的头/尾单元至所述的外层衬垫列的头/尾部分。例如， 一外层衬垫列(Dl, D4, Dl, D2, D5, D2, D3, D6, D3)即可复制为(D3, D6, D3, Dl, D4, Dl, D2, D5, D2, D3, D6, D3, Dl, D4, Dl)。本实施例的应用于倒装芯片封装的绕线方法是藉由调换所述的内层衬垫列内各 衬垫的顺序以尽量符合所述的外层衬垫列的顺序，而达到减少绕道连接的目的。据此，本实 施例的应用于倒装芯片封装的绕线方法使用虚拟衬垫代表所述的外层衬垫的可能排列顺 序。如图8所示，在本发明的另一实施例中，一倒装芯片具有一第一层外层衬垫列及一第二 层外层衬垫列，其中所述的第一层外层衬垫列包含dl至d3共三个外层衬垫，而所述的第二 层外层衬垫列包含d4至d6共三个外层衬垫。所述的外层衬垫dl是连接至一内层衬垫，其 中所述的连接可经由所述的外层衬垫d4的左侧或右侧。据此，所述的第一层外层衬垫列 及所述的第二层外层衬垫列即合并为一外层衬垫列(dl, d4，dl, d2，d5，d2，d3，d6，d3)，如 图8所示。再次参照图3，由于本实施例的所述的外层衬垫列并不存在多种不同路径，换言 之，除图3所示的连接关系外，其余路径皆属于绕道连接，故所述的第一层外层衬垫列及所 述的第二层外层衬垫列即合并为一外层衬垫列(D7，D8，D9，D10, Dll, D12，D13，D14，D15， D16, Dl, D2, D3, D4, D5, D6)。
在本发明的另一实施例中，一倒装芯片具有一连接关系，其是连接三个以上的衬 垫。如图9A所示，一倒装芯片包含一连接关系，其连接两个外层衬垫dl和d3及一内层衬 垫bl。在所述的实施例中，是在所述的内层衬垫bl旁边产生一复制的虚拟衬垫bl'，其中 所述的内层衬垫bl是连接至所述的外层衬垫dl，而所述的虚拟衬垫bl ’是连接至所述的 外层衬垫d3，如图9B所示。待绕线结束后，再合并所述的内层衬垫bl及所述的虚拟衬垫 bl'，如图9C所示。再次参照图3，由于本实施例并未包含连接三个以上的衬垫的连接关 系，故不需另行产生虚拟衬垫。 图10显示所述的第一层内层衬垫列和所述的外层衬垫列所代表的衬垫的连接关 系。根据所述的连接关系，第一层内层衬垫列即定义为(n7,n8,nl0,nll,n3,nl2,nl4,nl5, nl6, nl, n4, n6)。图11显示所述的第二层内层衬垫列和所述的外层衬垫列所代表的衬垫的连接关 系。根据所述的连接关系，第二层内层衬垫列即定义为(n9，n13，n2，n5)。接着，设定最内 层的内层衬垫列为目前内层衬垫列，亦即设定第二层内层衬垫列为目前内层衬垫列。在步骤S3，于所述的目前内层衬垫列的上一层内层衬垫列中建立目前内层衬垫 列的虚拟衬垫，于所述的上一层内层衬垫列中建立所述的上一层内层衬垫列中绕道连接的 衬垫的虚拟衬垫，并根据所述的目前内层衬垫列及其上一层内层衬垫列建立一虚拟环。图 12显示所述的第二层内层衬垫列的虚拟衬垫建立于所述的第一层内层衬垫列中的示意图。 本实施例的应用于倒装芯片封装的绕线方法是使所述的虚拟衬垫及所述的上一层内层衬 垫列的排列顺序尽量满足所述的外层衬垫列的排列顺序，以达到直接连接关系最大化的目 的。如图12所示，所述的内层衬垫B14的虚拟衬垫B14'是位于所述的内层衬垫B6和B7 之间，以使得所述的内层衬垫B14和所述的外层衬垫D9的连接关系为直接连接关系。同理， 所述的内层衬垫B15的虚拟衬垫B15'是位于所述的内层衬垫BlO和Bll之间，所述的内 层衬垫B16的虚拟衬垫B16 ‘是位于所述的内层衬垫B2和B3之间，而所述的内层衬垫B13 的虚拟衬垫B13'是位于所述的内层衬垫B3和B4之间；以使得所述的内层衬垫B15和所 述的外层衬垫D13的连接关系，所述的内层衬垫B16和所述的外层衬垫D2的连接关系，以 及所述的内层衬垫B13和所述的外层衬垫D5的连接关系均为直接连接关系。其次，根据图10，所述的内层衬垫B9及所述的外层衬垫D2之间是需以绕道连接关 系绕线。图13显示所述的第一层内层衬垫列的绕道连接的衬垫的虚拟衬垫建立于所述的 第一层内层衬垫列中的示意图。如图13所示，所述的内层衬垫B9的虚拟衬垫B9'是建立 于所述的内层衬垫B3和所述的虚拟衬垫B16'之间，以使得所述的虚拟衬垫B9'和所述的 外层衬垫D2的连接关系为直接连接。接着，根据所述的第一层内层衬垫列及所述的第二层内层衬垫列建立虚拟环。图 14显示所述的建立的虚拟环，其中所述的虚拟环上具有所述的第一层内层衬垫列上的虚拟 衬垫B14'、B15'、B16'、B13'、B9'、所述的绕道连接的衬垫B9及所述的第二层内层衬 垫列上的衬垫B13 B16。如图14所示，根据所述的虚拟环上的所述的衬垫的连接关系，可 在所述的虚拟环上建立五个弦。在步骤S4，根据最多平面子集合弦算法及所述的虚拟环上的衬垫的连接关系建立 所述的虚拟环上的弦，以定义所述的弦所对应的连接关系为直接连接，并定义所述的弦未 对应的连接关系为绕道连接。本实施例的应用于倒装芯片封装的绕线方法是应用最多平面子集合弦算法找出所述的虚拟环上最多可同时存在不彼此相交的弦，其中最多平面子集合 弦算法的计算可根据目前已知的算法或任何其它算法，熟悉本技术人士可轻易得知最多平 面子集合弦算法的计算方式。如图15所示，根据最多平面子集合弦算法，所述的虚拟环上最多可同时存在所述 的衬垫B13和其虚拟衬垫B13'、所述的衬垫B14和其虚拟衬垫B14'、所述的衬垫B15和 其虚拟衬垫B15'、以及所述的衬垫B16和其虚拟衬垫B16'之间共四个弦，其所对应的连 接关系为直接连接，而所述的衬垫B9和其虚拟衬垫B9'之间的连接关系则定义为绕道连 接。接着，设定目前内层衬垫列为所述的第一层的内层衬垫列。在步骤S5，决定是否已定义所有内层衬垫列的连接关系。由于所述的第一层的内 层衬垫列及所述的第二层的内层衬垫列间的连接关系已建立完毕，故进入步骤S6。在步骤S6，建立所述的内层衬垫及外层衬垫的绕线轨迹。据此，根据图16所显示 的绕线轨迹，所述的倒装芯片300的绕线完成结果即如图4所示。图17显示根据本发明的一实施例的用于建立倒装芯片封装的绕线方式的装置的 示意图。如图17所示，所述的装置1700包含一排序单元1710、一计算单元1720及一绕线 单元1730。所述的排序单元1710是排列若干个外层衬垫及内层序列成若干个衬垫列。所 述的计算单元1720是根据所述的绕线单元1730的绕线结果及最多平面子集合弦算法定义 所述的外层衬垫及内层衬垫的连接关系，并提供计算结果至所述的绕线单元1730以建立 所述的外层衬垫及内层衬垫的绕线轨迹。所述的绕线单元1730是根据所述的排序单元的 排序结果建立虚拟环，并根据所述的计算单元1720的计算结果自最内层的衬垫列依次向 外层的衬垫列建立所述的外层衬垫及内层衬垫的绕线轨迹，以使每一衬垫列及其上一层衬 垫列间的绕线轨迹所需的绕道连接最少。对应本发明所教示的方法，所述的排序单元1710是根据欲决定绕线轨迹的倒装 芯片的若干个内层衬垫及外层衬垫设定一初始设定，并根据所述的内层衬垫及外层衬垫设 定一外层衬垫列及若干个内层衬垫列。针对个别的内层衬垫列，所述的绕线单元1730是建 立所述的内层衬垫列的虚拟衬垫于所述的内层衬垫列的上一层内层衬垫列中，建立所述的 上一层内层衬垫列中绕道连接的衬垫的虚拟衬垫于所述的上一层内层衬垫列中，并根据所 述的内层衬垫列及其上一层内层衬垫列建立一虚拟环。又，所述的绕线单元1730是建立所 述的内层衬垫及外层衬垫的绕线轨迹。所述的计算单元1720是根据最多平面子集合弦算 法及所述的虚拟环上的衬垫的连接关系建立所述的虚拟环上的弦以定义所述的弦所对应 的连接关系为直接连接，并定义所述的弦未对应的连接关系为绕道连接。 图17所示的装置可以硬件方式实现，亦可以软件利用一硬件实现。例如，综上所 述，本发明所提供的应用于倒装芯片封装的绕线方法及用于实现的装置，是将一芯片的若 干个外层衬垫的排列顺序设定为一外层衬垫列，并将所述的芯片的若干个内层衬垫的排列 顺序设定为若干个内层衬垫列。接着，利用最多平面子集合弦算法建立所述的内层衬垫列 间的连接关系，以使其所需的绕道连接最少。由于所述的最多平面子集合弦算法可在低多 项式时间内以动态规划的方式计算，故本发明所提供的应用于倒装芯片封装的绕线方法能 大幅降低所需的运算时间。此外，由于本发明所提供的应用于倒装芯片封装的绕线方法及 用于实现的装置是用于找出最少绕道连接的绕线方式，故得以达到降低所需绕线长度的目 的。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基 于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范 围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换 及修饰，并为本专利 申请权利要求所涵盖。
权利要求
1.一种应用于倒装芯片封装的绕线方法，所述的倒装芯片包含若干个外层衬垫及若干 个内层衬垫，其特征在于所述的绕线方法包含下列步骤根据所述的外层衬垫及内层衬垫的排列顺序设定若干个衬垫列；及自最内层的衬垫列依次向外层的衬垫列建立绕线轨迹，并在每一衬垫列及其上一层衬 垫列间选择可贡献最多直接连接的绕线轨迹。
2.根据权利要求1所述的绕线方法，其特征在于，其中所述的建立绕线轨迹的步骤进 一步包含下列步骤设定最内层的衬垫列为目前衬垫列；于所述的目前衬垫列的上一层衬垫列中建立目前衬垫列的虚拟衬垫，于所述的上一层 衬垫列中建立所述的上一层衬垫列中绕道连接的衬垫的虚拟衬垫，并根据所述的目前衬垫 列及其上一层衬垫列建立一虚拟环；根据最多平面子集合弦算法及所述的虚拟环上的衬垫的连接关系建立所述的虚拟环 上的弦以定义所述的弦所对应的连接关系为直接连接，并定义所述的弦未对应的连接关系 为绕道连接；及若未定义完所述的外层衬垫及内层衬垫间的连接关系，则设定所述的上一层衬垫列为 目前衬垫列，并重复所述的建立虚拟环及定义连接关系的步骤。
3.根据权利要求1所述的绕线方法，其特征在于，其中所述的外层衬垫及所述的内层 衬垫的排列顺序是在所述的倒装芯片上形成若干个衬垫环。
4.根据权利要求2所述的绕线方法，其特征在于，其中所述的衬垫列是由一切割线切 开所述的衬垫环以展开而得到。
5.根据权利要求3所述的绕线方法，其特征在于，其中若不存在一无跨越连接关系的 切割线，则复制所述的外层衬垫所对应的外层衬垫列的头/尾单元至所述的外层衬垫列的 头/尾部分。
6.根据权利要求1所述的绕线方法，其特征在于，其中若所述的外层衬垫的排列顺序 是构成若干个外层衬垫列，则合并所述的外层衬垫列。
7.根据权利要求5所述的绕线方法，其特征在于，其中所述的合并过程是以虚拟衬垫 代表所述的外层衬垫的可能排列顺序，其中所述的虚拟衬垫代表其对应的外层衬垫的可能 绕线轨迹。
8.根据权利要求1所述的绕线方法，其特征在于，其中若有一连接关系连接三个以上 的衬垫，则产生虚拟内层衬垫以使各连接关系仅连接二个衬垫。
9.一种用于建立倒装芯片封装的绕线方式的装置，所述的倒装芯片包含若干个外层衬 垫及若干个内层衬垫，其特征在于所述的装置包含一排序单元，排列所述的外层衬垫及内层序列成若干个衬垫列；及一绕线单元，根据所述的排序单元的排序结果自最内层的衬垫列依次向外层的衬垫列 建立所述的外层衬垫及内层衬垫的绕线轨迹，以使每一衬垫列及其上一层衬垫列间的绕线 轨迹所需的绕道连接最少。
10.根据权利要求9所述的装置，其特征在于，其进一步包含一计算单元，根据所述的绕线单元的绕线结果及最多平面子集合弦算法定义所述的外 层衬垫及内层衬垫的连接关系，并提供计算结果至所述的绕线单元以建立所述的外层衬垫及内层衬垫的绕线轨迹。
11.根据权利要求9所述的装置，其特征在于，其中所述的排序单元是根据所述的外层 衬垫及内层衬垫的排列顺序设定所述的衬垫列。
12.根据权利要求9所述的装置，其特征在于，其中所述的外层衬垫为所述的倒装芯片 的驱动衬垫。
13.根据权利要求9所述的装置，其特征在于，其中所述的内层衬垫为所述的倒装芯片 的焊球衬垫。
全文摘要
本发明涉及一种应用于倒装芯片封装的绕线方法及其装置，其中所述的倒装芯片包含若干个外层衬垫及若干个内层衬垫，所述的绕线方法包含下列步骤根据所述的外层衬垫及内层衬垫的排列顺序设定若干个衬垫列；以及自最内层的衬垫列依次向外层的衬垫列建立绕线轨迹，并于每一衬垫列及其上一层衬垫列间选择可贡献最多直接连接的绕线轨迹。
文档编号H01L21/60GK102054661SQ200910209629
公开日2011年5月11日 申请日期2009年10月30日 优先权日2009年10月30日
发明者张宸峰, 张耀文, 李柏纬, 林依洁, 林忠纬, 沈勤芳, 许天彰, 邱显仕 申请人:新思科技有限公司