专利名称：半导体集成电路装置的制作方法
技术领域：
本发明涉及半导体集成电路装置，尤其涉及内置有数字电路和模拟电路的半导体集成电路装置。
背景技术：
近年，使用锂离子电池的电池组(battery pack)被安装在数字式照相机等便携设备中。锂离子电池一般难以根据其电压来检测出电池余量。因此，已知通过微型计算机等检测电池的充放电电流，并对检测出的充放电电流进行累计，由此测定电池余量的方法。在用于像这样来测定电池余量的燃料计(fuel gauge)集成电路(IC =Integrated Circuit)中，高精度模拟/数字(A/D :Analog-to Digital)变换器等模拟电路以及对测量出的电流值进行累计的CPU (Central Processing Unit)或计时器等数字电路被安装在一个芯片的半导体集成电路装置中。在安装在一个芯片中的电路中，在数字电路中，充放电、贯通电流、高次谐波等噪音与时钟同步地产生。在数字电路中产生的噪音在芯片内部的半导体基板中传播，侵入由高精度A/D变换器等构成的模拟电路，使A/D变换精度恶化。另一方面，近年来，伴随着电池组的小型化，要求燃料计IC的芯片尺寸的小型化。 伴随着燃料计IC的芯片尺寸的小型化，噪音的影响进一步增大，并且用于应对噪音的电路、电子部件的安装也变得困难。这种倾向不仅成为燃料计IC的问题，也成为模拟电路和数字电路并存的半导体设备的共同的问题。图1表示现有的半导体集成电路装置的一例的平面结构图。图1中，在半导体集成电路装置1中分离地形成了模拟电路区域2和数字电路区域3。在模拟电路区域2和数字电路区域3之间间隔距离D1。在模拟电路区域2内设置有形成Δ Σ调制器的区域加、形成包含PLLO^hase Locked Loop:锁相环路)的振荡电路的区域2b、形成传感器的区域2c等，模拟电路区域2 内的区域按照电路或元件的每种功能而划分。此外，为了抑制噪音从数字电路进入模拟电路，在半导体基板的表面上独立地形成第一凹槽(々工 > )和第二凹槽，在第一凹槽内形成数字电路，在第二凹槽内形成模拟电路，作为半导体基板例如在专利文献1中提出了具有第一凹槽的1000倍以上的电阻率的半导体基板。另外，例如在专利文献2中提出了在硅基板上设置数字电路区域和模拟电路区域，以框状包围数字电路区域的外周部的方式设置保护环区域。现有技术文献专利文献专利文献1 日本特开2001-345428号公报专利文献2 日本特开2007-96170号公报
发明内容
发明要解决的课题在图1所示的现有的半导体集成电路装置中，为了抑制噪音从数字电路区域3通过半导体基板而进入模拟电路区域2，需要将距离Dl设置得较大，存在半导体集成电路装置的芯片面积要增大与增大距离Dl的量相应的量的问题。专利文献1中提出的技术必须使用形成高电阻硅基板以及低电阻凹槽且电阻率达到1000倍以上的特殊的工艺，通过一般的工艺无法有效地抑制噪音从数字电路进入模拟电路。另外，专利文献2中提出的技术无法在配置保护环的区域中配置有源元件(active element)、电阻、电容等，存在芯片尺寸要增大与配置保护环的量相应的量的问题。鉴于上述问题而提出本发明，其目的在于提供能够将数字电路区域和模拟电路区域的间隔距离形成得比较小，能够抑制芯片面积的增大的半导体集成电路装置。用于解决课题的手段根据本发明的一个观点，提供一种半导体集成电路装置，其具备一个半导体基板；在所述半导体基板上形成的数字电路；以及在所述半导体基板上形成的模拟电路，所述半导体集成电路装置被划分为形成所述数字电路的数字电路区域和形成所述模拟电路的模拟电路区域，所述模拟电路区域被划分为形成所述模拟电路的有源元件的有源元件区域、和形成所述模拟电路的电阻或电容器的电阻电容元件区域，将所述电阻电容元件区域配置在与所述数字电路区域相邻的区域，将所述有源元件区域配置在远离所述数字电路区域的区域。发明效果根据本发明，能够在半导体集成电路装置内部将数字电路区域和模拟电路区域的间隔距离形成得比较小，能够抑制芯片面积的增大。
图1是现有的半导体集成电路装置的一例的平面结构图。图2是本发明的一个实施例中的半导体集成电路装置的一例的平面结构图。图3是电容元件区域的一例的截面结构图。图4是电阻元件区域的一例的截面结构图。图5是PLL的一例的框图。图6是Δ Σ调制器的一例的框图。图7是用于说明保护带的平面结构图。图8是本发明的另一实施例中的半导体集成电路装置的一例的平面结构图。图9是电池组的一例的框图。
具体实施例方式以下，参照图2以后的附图来说明本发明的各实施例。实施例(一个实施例中的半导体集成电路装置)图2是本发明的一个实施例中的半导体集成电路装置的一例的平面结构图。图2 中，在半导体集成电路装置10中分离地形成了模拟电路区域12和数字电路区域13。在模拟电路区域12和数字电路区域13之间间隔距离D2(D2 < Dl)。当半导体集成电路装置10是燃料计IC时，在模拟电路区域12中形成Δ Σ调制器、包含PLL的振荡电路、各种传感器等。另外，在数字电路区域13中形成CPU、RAM(Random Access Memory)或R0M(Read Only Memory)等存储器、寄存器、通信电路等。模拟电路区域12被划分为形成MOS (Metal Oxide Semiconductor 金属氧化物半导体)晶体管等有源元件的有源元件区域12a ；形成电容器的电容元件区域12b ；形成电阻的电阻元件区域12c。此外，也可以设置使电容元件和电阻元件共存的电容电阻元件区域。在有源元件区域12a中形成构成模拟电路的Δ Σ调制器、PLL、各种传感器的各部的MOS晶体管。在电容元件区域12b中特别地形成构成Δ Σ调制器或PLL的比较大容量的电容器。在电阻元件区域12c中特别地形成构成Δ Σ调制器或PLL的电阻值比较大的电阻。在模拟电路区域12中，在与数字电路区域13相邻的区域中集中形成电容元件区域12b和电阻元件区域12c。另外，在模拟电路区域12中，在远离数字电路区域13的区域中集中形成有源元件区域12a。图3是电容元件区域12b的一例的截面结构图。图3中，在半导体基板20的表面上形成被称为L0C0S(LOCal Oxidation of Silicon 硅的局部氧化)的元件分离膜21，在元件分离膜21上隔着氧化膜等绝缘层M分离相对地设置了第一层金属配线层22和第二层金属配线层23。通过该第一层金属配线层22和第二层金属配线层23形成电容器。此外，也可以代替金属配线层22、23而使用多晶硅配线层等。图4是电阻元件区域12c的一个实施方式的截面结构图。图4中，在半导体基板 20的表面上形成被称为L0C0S的元件分离膜21，在元件分离膜21上隔着氧化膜等绝缘层 24设置了多晶硅配线层25。将该多晶硅配线层25的配线电阻用作电阻元件。图5是PLL的一例的框图。图5中，对端子30供给用振荡器(未图示)产生的基准时钟，并提供给相位比较器31。相位比较器31进行该基准时钟和从分频器35供给的分频时钟的相位比较，输出相位误差信号。相位误差信号被提供给低通滤波器(LPF =Low-Pass Filter) 32，除去无用频率成分后被提供给压控振荡器(VC0 =Voltage Controlled Oscillator) 33。低通滤波器32的截止频率比较低，所以构成低通滤波器32的电阻32a是比较大的电阻，电容器32b是比较大的电容。压控振荡器33可以根据相位误差信号来改变其振荡频率。压控振荡器33输出的振荡频率信号作为倍频时钟(通倍々口 7々)而从端子34被输出，并且被提供给分频器 35。分频器35将倍频时钟分频后提供给相位比较器31。在此，在模拟电路区域12的有源元件区域12a中形成相位比较器31、压控振荡器 33以及分频器35中的每一个，分别在电阻元件区域12c以及电容元件区域12b中形成低通滤波器32的电阻32a以及电容器32b。图6是Δ Σ调制器的一例的框图。图6中，被输入到端子40的模拟电压Vin被提供给积分电路41。积分电路41具有输入电阻42、反馈电阻43、积分电容44以及运算放大器45、46。电阻42、43是比较大的电阻，积分电容44是比较大的电容。
积分电路41的输出信号在D型触发器47中被量化，并从端子48被输出。另外，来自端子48的输出信号经由1比特的数字/模拟转换器(DAC :Digital-to-Analog Converter) 49被反馈到积分电路41。在此，在模拟电路区域12的有源元件区域12a中形成运算放大器45、46、触发器 47以及DAC49中的每一个，在电阻元件区域12c中形成输入电阻42以及反馈电阻43，在电容元件区域12b中形成积分电容44。运算放大器45、46形成积分电路，输入电阻42以及积分电容44在半导体基板20上占据比较大的占有面积。在本实施例中，即使在数字电路区域13中产生的噪音侵入图2中间隔距离D2的电容元件区域12b或电阻元件区域12c的半导体基板20，由于元件分离膜21的厚度例如为比较厚的数百nm，因此可以抑制该噪音混入元件分离膜21上的第一层金属配线层22或多晶硅配线层25。另外，有源元件区域1 和数字电路区域13之间的电容元件区域12b以及电阻元件区域12c的各自的宽度Wl被设为50 μ m以上。因此，在数字电路区域13中产生并侵入电容元件区域12b或电阻元件区域12c的半导体基板20的噪音，通过宽度为Wl的电容元件区域12b或电阻元件区域12c的半导体基板20被衰减，可以抑制混入到有源元件区域1 的半导体基板20。可以在模拟电路区域12内的有源元件区域12a和电容元件区域12b或电阻元件区域12c的边界部分、模拟电路区域12和数字电路区域13的边界部分分别设置保护带。图7是用于说明保护带的平面结构图。图7中，保护带具有模拟电路侧保护带51 和数字电路侧保护带52。模拟电路侧保护带51被设置在模拟电路区域12内的有源元件区域1 和电容元件区域12b或电阻元件区域12c的边界部分，具有基板触片51a、51b。数字电路侧保护带 52被设置在模拟电路区域12和数字电路区域13的边界部分，具有设置在半导体基板20上的基板触片52a、52b。基板触片51a由高浓度杂质扩散区域P+构成，连接在提供模拟电路区域12的电源电压VDD的端子上。基板触片51b由高浓度杂质扩散区域η+构成，连接在提供模拟电路区域12的接地电压GND的端子上。基板触片52a由高浓度杂质扩散区域P+构成，连接在提供数字电路区域13的电源电压VDD的端子上。基板触片52b由高浓度杂质扩散区域η+构成，连接在提供数字电路区域13的接地电压GND的端子上。在数字电路区域13中产生的噪音被模拟电路侧保护带51的基板触片51a、51b或数字电路侧保护带52的基板触片5h、52b取得，因此可以防止噪音传播到模拟电路区域 12。由此可以使数字电路区域和模拟电路区域的间隔距离比较小，可以抑制芯片面积的增大。此外，也可以成为仅设置基板触片51a、51b中的某一方的结构，同样也可以成为仅设置基板触片52a、52b的中的某一方的结构。(其它实施例中的半导体集成电路装置)图8是本发明的其它实施例中的半导体集成电路装置的一例的平面结构图。图8 中，在半导体集成电路装置10中分离地形成了模拟电路区域14和数字电路区域15。在此例中，模拟电路区域14为矩形，数字电路区域15以反L字形部分包围模拟电路区域14的方式来配置。模拟电路区域14和数字电路区域15之间间隔距离D2(D2 < Dl)。当半导体集成电路装置10为燃料计IC时，在模拟电路区域14中形成Δ Σ调制器、包含PLL的振荡电路、各种传感器等。另外，在数字电路区域15中形成CPU、RAM或ROM 等存储器、寄存器、通信电路等。模拟电路区域14被划分为形成MOS晶体管的有源元件区域14a、形成电容器的电容元件区域14b、形成电阻的电阻元件区域14c。此外，也可以使电容元件和电阻元件混合来作为电容以及电阻元件区域。在有源元件区域14a中形成构成Δ Σ调制器、PLL、各种传感器中的每一个的MOS 晶体管。在电容元件区域14b中特别地形成构成Δ Σ调制器或PLL的比较大容量的电容器。在电阻元件区域14c中特别地形成构成Δ Σ调制器或PLL的电阻值比较大的电阻。电容元件区域14b和电阻元件区域14c，在模拟电路区域14中集中形成在与数字电路区域15相邻的区域中。另外，有源元件区域14a，在模拟电路区域14中集成地形成在远离数字电路区域15的区域中。在本实施例中，即使在数字电路区域15中产生的噪音侵入到图2中间隔距离D2 的电容元件区域14b或电阻元件区域Hc的半导体基板20，由于元件分离膜21的厚度例如为比较厚的数百nm，因此可以抑制噪音混入到元件分离膜21上的第一层金属配线层22或多晶硅配线层25。另外，有源元件区域1 和数字电路区域15之间的电容元件区域14b以及电阻元件区域14c的各自的宽度W2、W3被设定为50 μ m以上。因此，在数字电路区域15 中产生并且侵入到电容元件区域14b或电阻元件区域Hc的半导体基板20的噪音，通过宽度为W2、W3的电容元件区域14b或电阻元件区域Hc的半导体基板20被衰减，可以抑制其混入到有源元件区域Ha的半导体基板。(电池组)图9是应用了燃料计IC的电池组的一例的框图。在图9中，例如相当于图2的半导体集成电路装置10的燃料计IC200具有数字部210和模拟部250。数字部210相当于图2的数字电路区域13，模拟部250相当于图2的模拟电路区域12。在数字部210 内设置有 CPU211、R0M212、RAM213、EEra0M(Electrically Erasable Programmable ROM) 214、中断控制部215、总线控制部216、I2C部217、串行通信部218、计时器部219、上电复位部220、寄存器221、测试端子状态设定电路222、测试控制电路223以及滤波器电路四0。CPU211、R0M212、RAM213、EEPR0M214、中断控制部215、总线控制部216、 I2C部217、串行通信部218、计时器部219以及寄存器221通过内部总线400相连。CPU211执行在R0M212中存储的程序来控制燃料计IC200整体，执行对电池301、 302的充放电电流进行累计来计算电池余量的处理等。RAM213中存储包含CPU211执行的运算的中间数据的各种数据，还作为CPU211的作业区域来使用。EEPR0M214中存储修整 (trimming)信息等。中断控制部215，从燃料计IC200的各部被提供中断请求，根据各中断请求的优先度来发生中断，通知给CPU211。总线控制部216进行由燃料计IC200内的哪个电路部使用内部总线的控制。
I2C(Inter-Integrated Circuit 内置集成电路)部 217 经由端口 231、232 与通信线连接，进行二线式的串行通信。串行通信部218经由端口 233与未图示的通信线连接， 进行一线式的串行通信。计时器部219对系统时钟进行计数，通过CPU211参照其计数值。上电复位 (power-on reset)部220当检测出被提供给经由滤波器电路290连接的端口 235的电源 Vdd上升后产生复位信号，提供给燃料计IC200的各部。向寄存器211中转发来自EEPR0M214的信息。测试端子状态设定电路222根据在寄存器211中保持的信息，将测试端子237、238和测试控制电路223之间进行连接，另外， 将与测试端口 237、238对应的测试控制电路223的输入设定为预定的电平。测试控制电路223当被提供了测试端口 237、238的输入时，根据该输入使内部电路的状态变化，能够进行燃料计IC200的内部电路的测试。在模拟部250内设置有振荡电路251、晶体振荡电路252、选择控制电路253、分频器254、电压传感器255、温度传感器256、电流传感器257、多工器258、Δ Σ调制器259。振荡电路251由具有PLL的振荡器构成，输出数MHz的振荡信号。晶体振荡电路 252在端口 271、272上外接晶体振子来振荡，输出数MHz的振荡信号。晶体振荡电路252的振荡频率相对于振荡电路251为高精度。选择控制电路253根据从端口 273供给的选择信号，选择振荡电路251和晶体振荡电路252的某一方输出的振荡频率信号作为系统时钟而提供给燃料计IC200的各部，同时也提供给分频器254。另外，选择控制电路253生成复位信号RST和控制信号CNT。选择控制电路253当从端口 273未供给选择信号时，选择例如振荡电路251输出的振荡频率信号。分频器邪4对系统时钟进行分频，生成各种时钟，提供给燃料计IC200的各部。电压传感器255检测在端口 274、275的各个上外接的电池301、302的电压，将模拟的检测电压提供给多工器258。温度传感器256检测燃料计IC200的环境温度，将模拟的检测温度提供给多工器258。在端口 276、277上连接了电流检测用电阻303的两端，电流传感器257根据端口 276、277各自的电位差检测流过电阻303的电流，将模拟的检测电流提供给多工器258。多工器258依次选择模拟的检测电压、模拟的检测温度以及模拟的检测温度来提供给Δ Σ调制器259。Δ Σ调制器259通过对各检测值进行Δ Σ变换，将脉冲密度调制信号通过内部总线400提供给CPU211，通过CPU211进行数字滤波处理，进行检测电压、检测温度以及检测电流的各自的数字化。另外，CPU211通过对电池的充放电电流进行累计来计算电池余量。当计算电池余量时，为了进行温度修正而使用检测温度。燃料计IC200与电池301、302、电流检测用的电阻303、稳压器/保护电路304、电阻305以及开关306 —起被收纳在壳体310中，构成电池组300。在电池组300的端子311 上连接电池301的正电极以及稳压器/保护电路304的电源输入端子，稳压器/保护电路 304的电源输出端子与燃料计IC200的电源Vdd的端口 235连接。端子312经由电阻305 与稳压器/保护电路304的接地端子连接，并且经由开关306与电流检测用的电阻303与端口 277的连接点连接。稳压器/保护电路304使端子311、312间的电压稳定，并且当该电压超出预定范围时切断开关306来进行保护。另夕卜，电流检测用的电阻303与端口 276的连接点与燃料计IC200的电源Vss的端口 236连接。在电池组300的端子313、314上连接了燃料计IC200的端口 231、232。本申请基于2008年11月19日向日本特许厅提出的特愿2008-295743号申请，并主张该申请的优先权，通过参照而包含该申请的全部内容。以上，通过实施例说明了本发明，但是本发明不限于上述实施例，在本发明的范围内当然能够进行各种变形以及改良。符号说明
10半导体集成电路装置
12、14模拟电路区域
12aU4a有源元件区域
12b、14b电容元件区域
12c、14c电阻元件区域
13、15数字电路区域
20半导体基板
21元件分离膜
22第一层金属配线层
23第二层金属配线层
24绝缘层
25多晶硅配线层
51、52保护带
权利要求
1.一种半导体集成电路装置，其特征在于， 具备一个半导体基板；在所述半导体基板上形成的数字电路；以及在所述半导体基板上形成的模拟电路，所述半导体集成电路装置被划分为形成所述数字电路的数字电路区域和形成所述模拟电路的模拟电路区域，所述模拟电路区域被划分为形成所述模拟电路的有源元件的有源元件区域、和形成所述模拟电路的电阻或电容器的电阻电容元件区域，将所述电阻电容元件区域配置在与所述数字电路区域相邻的区域， 将所述有源元件区域配置在远离所述数字电路区域的区域。
2.根据权利要求1所述的半导体集成电路装置，其特征在于，所述电阻电容元件区域被划分为形成所述模拟电路的电阻的电阻元件区域和形成所述模拟电路的电容器的电容元件区域。
3.根据权利要求1或2所述的半导体集成电路装置，其特征在于，通过在所述电阻电容元件区域的元件分离膜上隔着绝缘层分离相对的两个金属配线层形成了所述模拟电路的电容器。
4.根据权利要求1所述的半导体集成电路装置，其特征在于，通过在所述电阻电容元件区域的元件分离膜上设置的多晶硅配线层形成了所述模拟电路的电阻。
5.根据权利要求1至4中任一项所述的半导体集成电路装置，其特征在于， 还具备在所述模拟电路区域和所述数字电路区域的边界上设置的第一保护带。
6.根据权利要求5所述的半导体集成电路装置，其特征在于，还具备在所述有源元件区域和所述电阻电容元件区域的边界上设置的第二保护带。
全文摘要
在被划分为形成数字电路的数字电路区域和形成模拟电路的模拟电路区域的半导体集成电路装置中，将模拟电路区域划分为形成模拟电路的有源元件的有源元件区域、和形成模拟电路的电阻或电容器的电阻电容元件区域，将电阻电容元件区域配置在与数字电路区域相邻的区域，将有源元件区域配置在远离数字电路区域的区域。
文档编号H01L27/04GK102217058SQ20098014611
公开日2011年10月12日 申请日期2009年10月30日 优先权日2008年11月19日
发明者板垣孝俊 申请人:三美电机株式会社