半导体装置的制造方法

专利名称：半导体装置的制造方法
技术领域：
本发明涉及一种半导体装置的制造方法，具体涉及一种通过以矩阵形式在光接收 表面上布置具有光电二极管的像素形成作为固态图像传感装置的半导体装置的制造方法。
背景技术：
通常在半导体衬底上形成半导体装置。过去，随着光刻微制造技术的进步，半导体 装置的性能得到显著提高。然而，随着光刻制造变得更加精细，光刻制造技术的处理成本也 增大。例如，当曝光设备的曝光波长变得短于g射线(436nm)、i射线(365nm)、Kr_F激光 (248nm)以及Ar_F激光(193nm)时，设备价格增加并且光阻材料的价格变得更高。另外，在基于微制造提高半导体装置性能的过程中增加了技术问题，并且在物理 上很难提高特性。例如，在固态图像传感装置中，随着微制造进步应该减小光电转换元件。这种情况 下，需要减小电荷饱和量以及随机噪声的测度。许多情形下，利用半导体衬底的接合技术的半导体装置的制造方法引人关注。作为制造方法的例子，有一种制造半导体装置的方法，其中将具有半导体功能的 衬底与支撑衬底接合，然后在其上执行工艺处理。例如，JP-A-4-364070公开一种SRAM(静态随机访问存储器)的制造方法。参照图29A到29D以及图30A到30D描述一种利用根据上述现有技术的衬底接合 技术的半导体装置的制造方法。这里，半导体衬底110与支撑衬底140接合，在半导体衬底110上具有半导体元 件。首先，如图29A所示，利用常规的半导体制造过程，在半导体衬底110的第一表面 S1上形成多个晶体管和上层导线。图29B是图29A的X部分的放大视图。例如，在半导体衬底110内形成元件隔离 绝缘膜111，经由栅极绝缘膜(未示出)形成栅极电极而形成晶体管，绝缘膜121形成于半 导体衬底110的上层内。这里，包含触点的上层导线122被嵌入在绝缘膜内。然后，如图29C所示，在半导体衬底110的第一表面S1上施加粘合层130。然后，如图29D所示，通过粘合层130，支撑衬底140与半导体衬底110的第一表面 S1接合。在这方面，例如，利用缺口(或者定位平板)作为半导体衬底的特征形状来对衬底 进行接合。图30A示出上下反转的图29D。然后，如图30B所示，通过湿蚀刻处理从后表面对半导体衬底110进行研磨并最终 使得半导体衬底110变薄以具有预定膜厚度。然后，如图30C所示，以上述方式获得的半导体衬底110的第二表面S2上形成功能层115。图30D是图30C的Y部分的放大视图。在以上述方式与支撑衬底140接合的半导 体衬底110的第二表面S2上形成膜作为功能膜115。然后，通过施加光阻膜并在半导体衬 底110的电路图案上进行重叠曝光、PEB (曝光后烘烤)并进行显影处置 ，形成处理图案的抗 蚀掩膜。将此用作掩膜，执行例如蚀刻的处理处置，由此形成具有期望功能的功能层115。这里，不仅利用粘合层作为接合材料的方法是已知的，还有在半导体衬底和支撑 衬底上都形成氧化物膜并通过对它们加热而将半导体衬底与支撑衬底接合的方法也是已 知的。另外，半导体衬底与支撑衬底接合的方法可以是任何方法。利用检测在半导体衬底上形成的粗对准标记和细对准标记的曝光设备的对准光 学系统，实现上述半导体衬底的电路图案的重叠曝光。例如，以下面方式执行曝光设备的重叠曝光的常规过程。首先，将掩膜置于掩模台(reticle stage)上，设备状态和掩膜的基准位置被设 置，然后将半导体衬底置于硅片台(wafer stage)上。然后，例如，作为曝光设备的对准测量，首先，测量在各个相片(shot)的划线 (scribe line)上形成的粗对准标记，并且计算整个半导体衬底的相片布置。测量在各个相片的划线上形成的细对准标记，计算整个硅片的偏移X、Y、硅片缩放 Χ、γ、硅片旋转和正交性。由此，确定详细的相片布置。另外，测量当曝光各个相片在划线上 形成的三个或更多的对准标记，由此，能够还可以计算相片缩放因子、相片正交性和相片旋 转。然后，执行曝光所需的设置，掩膜图案被依次转印在半导体衬底上。然后，确定要曝光的半导体衬底存在或不存在，如果存在，则卸载硅片并且新衬底 被置于硅片台上，然后重复与上述过程相同的过程。在JP-A-4-364070描述了利用接合衬底的半导体衬底的制造方法。JP-A-4-364070 公开一种利用接合衬底形成SRAM作为高阻装置的方法。抑制了高阻SRAM的阻值的变化并 且防止了干扰噪声。另外，独立于存储单元区域，能够形成具有期望电阻长度的电阻装置。 由此，能够实现更高集成度和更高容量。另外，在JP-A-4-259249公开了一种利用接合衬底的半导体装置的制造方法。在 JP-A-4-259249中，N沟道MOS晶体管(下文也称作NM0S)形成为TFT(薄膜晶体管)，然后， 进行接合并且在相对表面上形成P沟道MOS晶体管(下文也称作PM0S)作为TFT。这个装 置具有SOI (绝缘体上硅)结构，其中在绝缘层的两侧上形成TFT。这种制造方法中，提供第一对准标记和第二对准标记，当在相对表面上形成 NM0STFT时利用第一对准标记，当在相对表面上形成PM0STFT时利用第二对准标记。这里，作为有源区域的半导体材料是SOOnm或更小，硅氧化物用作SOI衬底的绝缘 层，由此，对准光能够透过SOI衬底。由此，当形成PMOS时，可以利用设置在NMOS形成表面 上的第二对准标记形成图案。根据利用衬底外形的机械方法，执行半导体衬底与支撑衬底的接合。图31Α和31Β 是示出这个过程的平面图和透视图。粘合层被附到半导体衬底Wl (在半导体衬底Wl上设 置半导体芯片CP图案)和支撑衬底W2之一的表面上，然后，包括缺口(m、N2)的外形被对 准并且衬底被接合。然后，执行用于提高衬底之间粘性的热处理。
然而，最近，为了获得更高附加值的半导体装置，需要对厚度大于SOOnm的硅层进 行处理。 例如，在厚度大于SOOnm的半导体层的一个表面上形成晶体管，在另一表面上形 成具有其它功能的元件并且对功能层进行处理。以上说明中，当根据第一表面的电路图案在第二表面上曝光图案时，从第二表面 侧检测设置在第一表面上的对准标记。这里，可见光用作曝光设备的对准光源，由此，如果 半导体材料的硅层变得厚于SOOnm时，来自第二表面侧的对准标记的检测光的强度显著衰 减或者不可能被检测到。图32A和32B示出了曝光设备使用的对准标记的例子的示意图。这些标记是具有 非对称结构的粗对准标记Y标记YM和X标记XM0这些标记包括三行依次布置的方块图案的标记，图案群的距离分别是26μπι和 20 μ m0通过当施加对准光时获得的反射光来检测标记的位置。例如，在半透射橙色方向 在扫描方向(SC1、SC2)上相对扫描He-Ne激光。可替换地，通过可见光的图像识别来执行 标记检测。关于此，检测到沿着三行的信号以及从划线和芯片图案的边缘散射的光所导致 的噪声。从这些检测信号中，将在检测Y标记过程中在距离扫描上游26 μ m和20 μ m检测 到的以及在检测X标记XM的过程中在距离扫描上游20 μ m和26 μ m检测到的标记识别为 粗对准标记。然后，利用粗对准标记，接合后的粗对准标记具有图32C和32D所示的形状。这种 情况下，Y标记YM可以识别为水平反转，X标记XM具有26 μ m和20 μ m的标记距离。关于此，通过利用He-Ne激光进行扫描，不可识别X标记XM。这是因为X标记XM 的检测距离被设置为20 μ m和26 μ m(作为曝光设备内的对准参数)，并且不会检测到适于 此的信号。另一方面，如果这些标记的检测距离分别输入为20 μ m和26 μ m，X标记变得可识 另|J，然而会出现如下问题对数量少的很多种产品而言，在大批量生产线上每次都设置这些 值是不实际的并且效率很低。

发明内容
需要解决下面的问题当根据第一表面的电路图案在第二表面上曝光图案时，如 果硅半导体衬底的厚度大于800nm，来自第二表面侧的对准标记的检测光的强度显著衰减 或者不可以被检测到。根据本发明实施例的半导体装置的制造方法包括如下步骤通过在半导体衬底的 第一表面上形成第一对准标记槽和第二对准标记槽并使用与半导体衬底不同的材料填充 这些槽，形成第一对准标记和第二对准标记；使用第一对准标记对准以在半导体衬底的第 一表面上形成第一元件；将支撑衬底与半导体衬底的第一表面接合；围绕预定轴将支撑衬 底与半导体衬底的接合结构进行反转，并从半导体衬底的第二表面侧对半导体衬底削薄一 直到至少获得如下厚度，以该厚度能够通过从半导体衬底的第二表面侧施加的对准光所获 得的反射光检测第二对准标记的位置；以及使用第二对准标记对准以在半导体衬底的第二 表面上形成第二元件。
在本发明实施例的制造方法中，首先，通过在半导体衬底的第一表面上形成第一 对准标记槽和第二对准标记槽并且对这些槽填充与半导体衬底不同的材料，形成第一对准 标记和第二对准标记。然后，利用第一对准标记进行对准以在半导体衬底的第一表面上形成第一元件。 这里，第一元件包括晶体管或者另一个功能层。然后，支撑衬底与半导体衬底的第一表面接合。然后，围绕预定轴将支撑衬底与半导体衬底的接合结构进行反转，并且从半导体 衬底的第二表面侧对半导体衬底削薄一直到至少获得如下厚度，使用该厚度，第二对准标 记的位置被从半导体衬底的第二表面侧施加的对准光所获得的反射光所检测。然后，利用第二对准标记进行对准以在半导体衬底的第二表面上形成第二元件。 这里，第二元件包括晶体管或例如遮光膜、彩色滤波片的另一个功能层。本发明实施例的制造方法中，在根据第一表面的电路图案在第二表面上对图案曝 光的情况下，即使当硅半导体衬底的厚度大于SOOnm时，仍能够以高准确度从第二表面侧 检测对准标记的检测光。


图IA是用于本发明第一实施例的曝光掩膜的平面图，图IB是例如与图IA的半导 体芯片和划线对应的部分的截面图。图2A到图2D是示出根据本发明第一实施例的利用衬底接合技术的半导体装置的 制造方法的示意图。图3A到图3D是示出根据本发明第一实施例的利用衬底接合技术的半导体装置的 制造方法的示意图。图4是执行普通曝光设备的重叠曝光过程的流程图。图5A和图5B是解释根据本发明第一实施例的对准标记的偏移量变成相对两倍的 图。图6A和图6B是示出根据本发明第一实施例的一个相片内的布局的示意图。图7A到图7C是分别示出根据本发明第一实施例的Y标记和X标记的具体例子的 平面图。图8是根据本发明第一实施例的第一对准标记和第二对准标记的平面图。图9A是示出根据本发明第一实施例的半导体装置的制造方法过程的平面图，图 9B是截面图。图IOA是示出根据本发明第一实施例的半导体装置的制造方法过程的平面图，图 IOB是截面图。图11是根据本发明的第一例子的半导体装置的分离之前的过程的截面图。图12是与根据本发明第二实施例的半导体装置的制造方法中制造的半导体芯片 和划线对应的部分的截面图。图13A到图13D是示出根据本发明第二实施例的半导体装置的制造方法过程的截 面图。 图14A和图14B是用于根据本发明第二实施例的半导体装置的制造方法中的曝光掩膜的平面图。图15是与本发明第三实施例的半导体装置的制造方法中制造的半导体芯片和划 线对应的部分的截面图。图16A到图16C是示出本发明第三实施例的半导体装置的制造方法过程的截面 图。图17是与在根据本发明第四实施例的半导体装置的制造方法中制造的半导体芯 片和划线对应的部分的截面图。图18A和图18B是示出根据本发明第四实施例的半导体装置的制造方法过程的截 面图。图19是在根据本发明第二例子的半导体装置的分离之前的过程的截面图。图20是曝光设备的对准标记的例子的平面图。图21A是根据本发明第五实施例的对准标记的平面图，图21B是反转的平面图。图22A到图22C是用于重叠准确度测量的对准标记的平面图。图23A到图23C是根据本发明第六实施例的用于重叠准确度测量的对准标记的平 面图。图24A到图24D是根据本发明第六实施例的用于重叠准确度测量的对准标记的平 面图。图25A和图25B是用于IPQC的图案文本。图26示出了根据本发明第七实施例的用于IPQC的图案文本。图27A到图27D是根据本发明第七实施例的用于IPQC的图案文本。图28示出了根据本发明第七实施例的用于IPQC的图案文本。图29A到图29D是示出根据现有技术的利用衬底接合技术的半导体装置的制造方 法的示意图。图30A到图30D是示出根据现有技术的利用衬底接合技术的半导体装置的制造方 法的示意图。图31A和图31B是示出根据现有技术的衬底接合过程的平面图和透视图。图32A和图32B示出曝光设备使用的对准标记的例子的示意图。 图32C和32D示出接合后的粗对准标记的形状。
具体实施例方式在下文中，参照附图描述根据本发明的实施例的半导体装置。以如下顺序解释。1、第一实施例(通过半导体衬底为第一和第二表面形成对准标记的方法)2、第一例子3、第二实施例(从半导体衬底的第二表面侧光学识别第二表面的对准标记的方 法)4、第三实施例(穿过半导体衬底形成第一和第二表面的对准标记并且通过去除 暴露在第二表面侧的第二对准标记的一部分形成凹凸形状的方法)5、第四实施例(从半导体衬底的第二表面侧光学识别第二表面的对准标记并且 在第二表面上设置第三对准标记的方法)
6、第二例子 7、第五实施例(形成对称的第一图案、与第一图案不同的对称的第二图案、和与 第一图案相同的对称的第三图案作为第一和第二对准标记的方法，其中第二图案位于第一 图案与第三图案之间)8、第六实施例(形成用于重叠准确度测量的主度量图案和从度量图案的方法)9、第七实施例(包括图案文本的第二对准标记的方法)<1、第一实施例〉[半导体装置及其制造方法的整体解释]图IA示出对例如设置四个半导体芯片(A到D)的部件的半导体装置制造方法所 使用的曝光掩膜，并且对应于示出半导体芯片的对准标记的布置的平面图。对这四个半导体芯片(A到D)，在划线SL上形成第一对准标记12和第二对准标记 13。当在X方向执行对准搜索时，第一对准标记12和第二对准标记13是粗对准标记(X标 记)。第一对准标记12用于从第一表面侧的对准搜索，第二对准标记13用于从第二表面侧 的对准搜索。在划线SL上，还形成当在Y方向搜索时的Y标记14 (粗对准标记)。以上结构中，为这四个半导体芯片(A到D)形成一组的第一对准标记12、第二对准 标记13以及Y标记14，然而，可以为每多个芯片或一个芯片形成上述一组的对准标记。图IB是例如与图IA的半导体芯片和划线对应的部分的截面图。例如，在半导体衬底10的第一表面Sl上形成元件隔离绝缘膜11，经由栅极绝缘膜 (未示出)形成栅极电极20，由此，形成作为第一元件的晶体管。在晶体管的上层形成绝缘 膜21，包含触点的上层导线22嵌入在绝缘膜21。第一元件可以不是晶体管，而可以是其它 功能层。支撑衬底40经由粘合层30接合到绝缘膜21上。半导体衬底10从第二表面S2侧包括薄膜，在第二表面S2上形成作为第二元件的 功能层15。例如，功能层15是彩色滤波片或遮光膜。另外，作为第二表面S2上的第二元 件，不仅可以形成功能层，还可以形成例如晶体管的功能元件。另外，在划线上形成第一对准标记12和第二对准标记13。这个实施例中，半导体衬底10的厚度TH等于或大于800nm，最靠近第二表面S2的 第一对准标记12和第二对准标记13的部分被暴露在第二表面侧。也就是说，第一对准标 记12和第二对准标记13形成为穿透半导体衬底10。如图IB所示，半导体衬底10的从第一表面Sl开始的部分以及绝缘膜21是形成 第一元件的第一区域R1，从半导体衬底10的第二表面S2侧开始深入一定深度的部分是形 成第二元件的第二区域R2。沿着划线SL对上述硅片切割和分离以后，使用上述硅片。参照图2A到2D以及图3A到3D解释根据本实施例的半导体装置的制造方法。这里，执行设置有半导体元件的半导体衬底10与支撑衬底40的接合。首先，如图2A所示，利用常规的半导体制造过程，在半导体衬底10的第一表面Sl 上形成多个晶体管和上层导线。图2B是图2A的X部分的放大图。例如，在半导体衬底10上形成STI (浅沟隔离)型元件隔离元件11。同时，在划线区域，在这个衬底内形成第一对准标记的槽和第二对准标记的槽，并且这些槽被填入与半导体衬底的材料不同的材料(例如，硅氧化物)，由此形成第一对准标 记12和第二对准标记13。可以按照与元件隔离绝缘膜的相同方式执行这个形成过程。与 半导体衬底的材料不同的材料可以是与半导体衬底的材料在光学上不同从而可由对准光 检测到的材料，例如，硅氧化物、硅氮化物、多晶硅、或者它们的多层结构。例如，第一对准标记12和第二对准标记13的槽的深度DP等于或大于800nm。然 后，经由栅极绝缘膜(未示出)形成栅极电极20，由此形成晶体管。绝缘膜21形成于上层 内。这里，包含触点的上层导线22嵌入在绝缘膜21内。然后，如图2C所示，粘合层30施加到半导体衬底10的第一表面Sl上。然后，如图2D所示，利用粘合层30，支撑衬底40接合到半导体衬底10的第一表面 Si。例如，利用缺口(或者定向平板)作为半导体衬底的特征形状，衬底被接合。然后，执行热处理以提高半导体衬底10与支撑衬底40之间的粘合性。图3A示出上下反转的图2D。然后，如图3B所示，通过湿蚀刻处理从后表面对半导体衬底10研磨并且最终使得 半导体衬底10变得更薄以具有预定膜厚度。然后，如图3C所示，以上述方式获得的半导体衬底10的第二表面S2上形成功能 层15。图3D是图3C的Y部分的放大图。以上述方式接合到支撑衬底40的半导体衬底 10的第二表面S2上形成膜作为功能层15。然后，通过施加光阻膜并且在半导体衬底10的 电路图案上执行重叠曝光、PEB (曝光后烘烤)以及显影处理，形成处理图案的阻挡掩膜。用 此作为掩膜，执行例如蚀刻的处理处置，由此，形成具有期望功能的功能层15。这里，不仅利用粘合层作为接合材料的方法，还有在半导体衬底和支撑衬底上都 形成氧化膜材料并且通过对它们加热将半导体衬底与支撑衬底接合的方法都是已知的。另 夕卜，接合半导体衬底与支撑衬底的方法可以是任何方法。利用检测形成于半导体衬底上的粗对准标记和细对准标记的位置的曝光设备的 对准光学系统，实现上述半导体衬底的电路图案上的重叠曝光。这里，图4是普通曝光设备执行的重叠曝光过程的流程图。首先，将掩膜置于掩模台(STl)，设置设备状态和掩膜的基准位置(ST2)，然后将 半导体衬底置于硅片台(ST3)。然后，例如，作为曝光设备的对准测量，首先，形成于各个相片的划线上的粗对准 标记被测量(ST4)，并且计算整个半导体衬底的相片布置。形成于各个相片的划线上的细对准标记被测量(ST5)，并且计算整个硅片的偏移 X、Y、硅片缩放X、Y、硅片旋转以及正交性。由此，确定了详细的相片布置(ST6)。另外，各个 相片曝光时形成于划线上的三个或更多的对准标记被测量，由此，还可以计算相片缩放因 子、相片正交性以及相片旋转。然后，执行曝光所需的设置(ST7)，并且掩膜图案依次转印到半导体衬底上(ST8 到 STl1)。然后，确定要进行曝光的半导体衬底存在或不存在(ST12)，如果存在，卸载硅片并且将新的衬底置于硅片台上(ST13)，然后重复与上述相同的过程(ST14到ST19)。这个实施例中，以上述方式在半导体衬底10的第二表面S2上形成功能层15。根 据第一表面的电路图案形成功能层15。为此，当在第二表面上对图案曝光时，从第二表面侧检测到设置在第一表面上的 对准标记。这里，可见光用作曝光设备的对准光源，然而，对准光对于例如硅的半导体材料 的透射率较低。例如，如果半导体材料的硅层的厚度变得大于800nm，在现有技术中，来自第 二表面侧的对准标记的检测光的强度显著衰减或者不能被检测到。 这个实施例中，第一对准标记12和第二对准标记13形成于划线上。尽管半导体 衬底10的厚度TH等于或大于800nm，第一对准标记12和第二对准标记13被形成为穿过半 导体衬底10，并且能够从第二表面侧以光学方式检测到这些 标记。如上所述，从第二表面侧检测第二对准标记，由此，在非对称对准标记的情况下， 例如，从第一表面侧形成时，利用预先反转的图案来形成所述标记，以便可以正常检测到接 合后的反转图案。将在以后详细描述第二对准标记的图案的反转。[接合时对准标记的位置偏移的问题]另一方面，以上述方式接合衬底的技术中，在半导体衬底与支撑衬底接合时出现 接合偏移和接合变化。位置偏移是几个微米到几十个微米，取决于半导体衬底与支撑衬底的外形变化以 及这两个衬底之间的外形接合准确度。由于接合误差等，可能不能检测曝光设备的预定位 置处的粗对准标记。这主要是由当半导体衬底与支撑衬底根据衬底的外形进行接合时大约100到 200 μ m的接合偏移所导致的。也就是说，在接合之后硅片地图坐标出现图案偏移，并导致曝 光设备的对准误差。基本地，硅片台的中心与曝光设备的曝光相片地图中心应该一致。然而，由于曝光 设备的调整以及生产线的操作，这两个中心会偏移几个到几百个微米。当在这个设施内执行接合处理时，对准标记的偏移量变成相对的两倍。参照图5A和图5B解释对准标记的偏移量变成两倍的情形。首先，假定硅片中心与相片地图之间的偏移量是X = +ΙΟΟμπκΥ = +100 μ m。图5A示出在这个条件下曝光的相片地图。在图5A中，在半导体衬底(硅片W)上 形成半导体芯片CP的电路图案，在划线上形成Y标记YM(14)和X标记(XM)，作为具有非对 称结构的粗对准标记。该图中，没有清晰地划分划线区域以说明作为各个半导体芯片的区 域。X标记XM包括第一对准标记12和第二对准标记13。通常，粗对准标记长度是200 μ m。在形成粗对准标记的区域内通过He-Ne激光在 扫描方向(SC1、SC2)扫描并检测粗对准标记。随后，在执行接合过程的处理以后，硅片以线对称形式水平地反转180度。图5B 示出了这个条件。关于此，如图5B所示扫描检测粗对准标记的He-Ne激光，支撑衬底上的相片地图 所处位置相对地偏移200 μ m并且由于衬底接合所导致的偏移也增加。也就是说，很有可能粗对准标记的位置偏移200 μ m或更多。为了更易理解，在图6A和图6B示出一个相片内的布局。没有清晰地划分划线区 域以说明成为各个半导体芯片的区域。接合之前，Y标记YM和X标记XM已经形成于预定位置。半导体芯片CP的电子图 案相对于硅片中心偏移X相对偏移STx和Y相对偏移STY。这里，例如，形成的Y标记YM和 X标记XM的长度分别是200 μ m和52 μ m。由此，如果偏移等于或小于这两个长度，在应用 对准光时获得的反射光可以不出问题地执行对准光的扫描以检测位置。另一方面，接合以后，曝光设备识别为对准标记出现在由Y标记Y M'和X标记 XM'所示的位置，但是，实际上对准标记位于由Y标记YM和X标记XM所示的位置。通过使 对准光的扫描距离更长可以检测到X标记XM0然而，关于Y标记YM，即使当对准光的扫描SC2距离变得更长时，对准光仍不会施 加到Y标记YM。因此，即使当He-Ne激光对Y搜索扫描对准光时，不产生散射的光，不能获 得对准信号，出现误差，并且曝光操作停止。因此，操作员应该执行人工辅助处理，由此生产率显著下降。[对准标记的细节]解释根据本实施例的Y标记YM和X标记XM的具体例子。图7A到图7C是分别示出Y标记YM和X标记XM(12、13)的具体例子的平面图。如图7A所示，Y标记YM包括67个3X4 μ m的矩形，所述矩形是一个标记单位并 且在X方向之间的间距是6 μ m。在Y方向按照20 μ m和26 μ μ m的距离布置3个图案组以 形成Y标记YM作为粗对准标记。考虑到包含接合误差等的标记偏移，作为曝光设备的粗对 准标记的Y标记YM的标记长度延长至399 μ m。正常控制下，曝光设备的预对准准确度(在曝光设备的硅片台上放置半导体衬底 的准确度)等于或小于50 μ m。由于加入半导体衬底与支撑衬底的接合误差以及半导体衬 底的坐标轴与曝光设备的相片地图之间的偏移，准确度可以估计为300 μ m。基于这些值，接 合以后假定标记偏移是V {(50/2)2+(300/2)2} = 152 μ m0另外，如果有包含两侧52 μ m的 标记长度的等于或大于152X2+52 = 356 μ m的标记长度，预计没有问题。该图中，例如，标 记长度设置为399 μ m。另一方面，X标记XM包括如图7B和图7C所示的第一表面的第一对准标记12和 第二表面的第二对准标记13。形成X标记XM的第一对准标记12和第二对准标记13分别包括7个和51个 4X4 μ m的方形，所述方形是一个标记单位并且在Y方向之间的间距是8 μ m。考虑到接合 误差等，第二对准标记13的标记长度延伸至404 μ m。由于第一对准标记12是使用到接合 之前的标记，所以52 μ m的长度是最够的。按照26μπι和20 μ m的距离布置3个图案组以形成第一对准标记12，并且按照 20 μ m和26 μ m的距离在X方向布置3个图案组以形成第二对准标记13。如上所述，通过将半导体衬底与支撑衬底的接合误差以及半导体衬底的坐标轴与 曝光设备的相片地图之间的偏移加入曝光设备的预对准准确度，来设计作为X标记XM的第 二对准标记和Y标记YM。由此，即使当出现偏移时，仍可以稳定地检测对准标记，曝光操作 不需要停止，可以提高生产率。
根据上述结构，第一对准标记12和第二对准标记13包含相对于预定轴的非对称 图案，半导体衬底与支撑衬底的接合结构围绕所述预定轴被反转。另外，非对称部分中的第 一对准标记12和第二对准标记13具有相对于这个轴彼此反转的图案。
通过半导体衬底10形成包括第一对准标记12和第二对准标记13的X标记XM和 Y标记YM。第一对准标记12用于第一表面Sl侧的重叠对准，第二对准标记13用于第二表 面S2侧的重叠对准。Y标记YM用于第一表面Sl和第二表面S2两者。
如图8的平面图所示，例如，第一对准标记12与第二对准标记13可以相邻设置。 这种情况下，例如，布局可以形成为三个标记图案的中心标记图案位于同一条线上。[半导体装置的制造方法的更详细解释]随后，将解释利用接合衬底技术的半导体装置制造方法的过程。图9A是示出本实施例的半导体装置的制造方法过程的平面图，图9B是截面图。首先，利用图IA的掩膜对半导体衬底10执行光刻处理。在图IA的掩膜中，例如， 形成了裁掉包括第一对准标记12和第二对准标记13的X标记XM和Y标记YM的图案。可以提供处理第一表面和第二表面所需的其它标记、用于测量重叠准确度的对准 标记、以及IPCQ图案。利用图IA所示的掩膜在半导体衬底10上形成阻挡掩膜的图案，对半导体衬底10 执行深度大于SOOnm的蚀刻处理，并且对敞开的图案填充与半导体衬底10的材料不同的材 料。关于填充材料，例如，可以引用硅氮化物或硅氧化物。另外，可以对图案填充包含多晶 硅的多层膜结构。这里，在该深度存在阻止材料以提供半导体衬底10所需的膜厚度。然后，参考这些标记，在一个表面上在半导体内形成常规的半导体装置。利用对准标记，经由栅极绝缘膜(未示出)形成栅极电极20而形成晶体管，在其 上层内形成绝缘膜21。这里，包含触点的上层导线22被嵌入在绝缘膜21内。这里使用的粗对准标记包括作为X标记XM的第一对准标记12和Y标记YM，并且 根据不同情况，曝光设备的对准测量中使用的第一表面的各步骤中可以改良对准标记。例 如，在形成上层导线的触点的开口内改良对准标记，并且可以利用对准标记来覆盖上层导 线22。至于曝光设备的对准，使用作为X标记XM的第一对准标记12和Y标记YM。图IOA是示出本实施例的半导体装置的制造方法过程的平面图，图IOB是截面图。粘合层30施加到半导体衬底10的第一表面Si，支撑衬底40与其接合，并且执行 热处理以提高半导体衬底10与支撑衬底40之间的粘合性。然后，通过湿蚀刻处理从后表面对半导体衬底10进行研磨并且最终使半导体衬 底10变得更薄以具有预定的膜厚度。这里，半导体衬底10的厚度TH变得更薄(从SOOnm 至Ij 10 μ m) O这里，半导体衬底10的厚度TH等于或大于800nm，晶体管可以形成于一个表面上， 具有其它功能的元件可以形成于另一表面上或者功能层可以被加工在另一表面上。另外，在研磨以后半导体衬底10的厚度TH例如等于或小于形成第一对准标记12 和第二对准标记13的槽的深度DP。由此，可以穿过半导体衬底10而形成第一对准标记12 和第二对准标记13。
半导体衬底10与支撑衬底40的薄接合结构以包含缺口的线对称形式旋转180 度，获得图IOA的相片地图。因此，硅片上的所有图案布局是镜面反转的。然后，当执行硅片上的光刻覆盖时， 应该执行相片地图的重建(坐标变换)、对准标记坐标的X坐标值的代码变换等。
在后续步骤，在半导体衬底10的第二表面S2上形成功能层15。接合后的处理中，如果利用作为X标记XM的第二对准标记和Y标记YM执行重叠 曝光，曝光设备能够在像过去一样工作而不会导致误差。以这种方式接合以后随后对半导体衬底的第二表面执行加工处理可以加入额外 功能，并且能够制造高性能半导体装置。在施加功能材料或者形成光阻图案、或者通过CVD或PVD方法沉积功能层或者另 外沉积功能层、形成光阻图案以及蚀刻处理以后，可以执行第二表面S2侧的加工处理。本实施例的半导体装置的制造方法中，在根据第一表面的电路图案在第二表面上 对图案曝光的情况下，即使当硅半导体衬底的厚度大于SOOnm时，仍可以高准确度从第二 表面侧检测对准标记的检测光。〈第一例子〉图11是根据本例子的半导体装置的分离之前的过程的截面图。在根据第一实施例的半导体装置的制造方法中，在半导体衬底10的第一表面Sl 上形成MOS晶体管，在第二表面上形成光电二极管10a。另外，在与光电二极管对应的第二表面上形成金属遮光膜16和红、绿和蓝彩色滤 波片(18R、18G和18B)，并且在其上层上形成平坦化膜50和片上透镜51。在半导体衬底10中，形成扩散层IOb以用于保持在光电二极管中产生的光电电 荷，并且还形成包括MOS晶体管、布线层等的开关，以及信号放大部分、信号处理部分等的 电路。按照上述方式，可以制造CMOS图像传感器，其中在光接收表面上以矩阵形式布置 具有光电二极管的像素。如第一实施例所示，利用穿透半导体衬底而形成第二对准标记，可以执行在第二 表面上的光电二极管的形成以及彩色滤波片、遮光膜、片上透镜等的形成过程。也就是说， 可以对应于图像传感器的各个像素，形成第一表面Sl上的晶体管、第二表面S2上的光电二 极管和彩色滤波片等。与现有技术的图像传感器相比较，这种图像传感器有更大的光电二极管区域，并 且能够实现很高灵敏度性能。这样，通过向半导体衬底10的一个表面和另一表面提供不同 的功能，可以实现高性能半导体装置。〈第二实施例〉[整个半导体装置的解释]图12是与根据本实施例的半导体装置制作方法中制造的半导体芯片和划线所对 应的部分的截面图。例如，在半导体衬底10的第一表面Sl上形成元件隔离绝缘膜11，经由栅极绝缘膜 (未示出)形成栅极电极20，并且形成晶体管作为第一元件。在其上层内形成绝缘膜21，并 且上层导线22被嵌入在绝缘膜21内。
支撑衬底40经由粘合层30接合到绝缘膜21上。从第二表面S2侧使得半导体衬底10变得更薄，并且在第二表面S2上形成功能层 15作为第二元件或第二层。功能层15例如是彩色滤波片、遮光膜等。另外，可以在第二表 面S2上不形成功能层，而在第二表面S2上形成例如晶体管的功能元件。另外，在划线上形成第一对准标记12和第二对准标记13。本实施例中，第一对准标记12和第二对准标记13没有穿透半导体衬底10，并且， 例如在距离第一表面Sl的深度DPl处形成第二对准标记13。另外，最靠近第二表面S2的 第二对准标记13的部分距离第二表面S2的深度DP2等于或小于800nm。本实施例中，半导体衬底10的厚度是DPl和DP2之和并且等于或大于800nm。[半导体装置的制造方法的详细解释]随后，将解释利用接合衬底技术的半导体装置制造方法的过程。图13A到图13D是示出本实施例的半导体装置制造方法的过程的截面图。另外， 图14A和图14B是本实施例的半导体装置制造方法使用的曝光掩膜的平面图。首先，如图13A所示，在半导体衬底10上形成阻挡掩膜MKl，并且利用图14A所示 的曝光掩膜对半导体衬底10形成图案。由此，元件隔离区域Pn、作为X标记的第一对准标 记区域P12和第二对准标记区域P13、和Y标记区域P14是敞开的。在曝光掩膜中，例如，形成 切掉了包括第一对准标记12和第二对准标记13的X标记XM和Y标记YM的图案。可以提 供处理第一表面和第二表面所需的其它标记、用于测量重叠准确度的对准标记、以及IPCQ 图案。然后，利用在图案内敞开的阻挡掩膜MKl执行蚀刻处理，并且形成元件隔离槽 lit、第一对准标记槽12t、第二对准标记槽13t以及Y标记槽(未示出)。然后，如图13B所示，在半导体衬底10上形成阻挡图案MK2，并且利用图14B所示 的曝光掩膜来敞开图案，以使得第二对准标记区域R13和Y标记区域R14可以敞开。然后，如图13C所示，利用在图案内敞开的阻挡掩膜MK2执行蚀刻处理，并且第二 对准标记槽13t和Y标记槽(未示出)变得更深。这里，在通过蚀刻选择性去除硅的条件 下执行蚀刻。至于深度DP1，这些槽被深度加工，直到从第二对准标记槽13t的底部到第二表面 S2的位置的深度DP2等于或小于800nm。第一对准标记槽12t也可以变得与第二对准标记 槽13t —样深。DPl和DP2之和是变薄的半导体衬底的厚度，并且这被设计为等于或大于800nm。然后，去除阻挡掩膜MKl和MK2，并且例如通过CVD方法等沉积硅氧化物等以填充 元件隔离槽lit、第一对准标记槽12t、第二对准标记槽13t和Y标记槽(未显示)。然后， 去除沉积在槽外部的部分，并且形成元件隔离绝缘膜11、第一对准标记12、第二对准标记 13、和Y标记(未示出)。另外，在半导体衬底10的第一表面Sl上经由栅极绝缘膜形成栅极电极20而形成 晶体管作为第一元件，并且在其上层内形成绝缘膜21。这里，包含触点的上层导线22被嵌 入在绝缘膜21内。支撑衬底40经由粘合层30接合到绝缘膜21上。然后，从第二表面S2研磨半导体衬底10以进行削薄。关于此，对衬底削薄，直到从第二对准标记13的底部到第二表面S2的位置的深度DP2等于或小于800nm。以这种方式可以获得图13D所示的结构，并且检测到第二对准标记的位置，并且 在后续处理中在半导体衬底10的第二表面S2上形成要作为功能层15的膜。本实施例中，第一对准标记12和第二对准标记13形成于划线上。由于从第二对 准标记13的底部到第二表面S2的深度DP2等于或小于800nm，半导体衬底10的厚度等于 或大于800nm，并且能够从第二表面侧以光学方式检测第二对准标记13。如上所述，从第二表面侧检测第二对准标记，由此，例如，在非对称对准标记的情 况下，为了能够正常检测接合之后的反转图案，在从第一表面侧形成时在预先反转的图案 内形成所述标记。作为本实施例的半导体装置的制造方法，可以执行上述以外的细节，这与第一实 施例的情况一样。在根据本实施例的半导体装置制造方法中，当根据第一表面的电路图案在第二表 面上对图案曝光时，即使当硅半导体衬底厚于SOOnm时，仍能够以高准确度从第二表面侧 检测对准标记的检测光。〈第三实施例〉[整个半导体装置的解释]图15是与本实施例的半导体装置制造方法中制造的半导体芯片和划线对应的部 分的截面图。例如，在半导体衬底10的第一表面Sl上形成元件隔离绝缘膜11，经由栅极绝缘膜 (未示出)形成栅极电极20，并且形成晶体管作为第一元件。在其上层内形成绝缘膜21，并 且上层导线22嵌入在绝缘膜21内。支撑衬底40经由粘合层30接合到绝缘膜21上。从第二表面S2侧使半导体衬底10变得更薄，并且在第二表面S2上形成遮光膜16 的图案。除了遮光膜16以外，还可以形成功能层作为第二元件或第二层，还可以形成例如 晶体管的功能元件。另外，在划线上形成第一对准标记12和第二对准标记13。本实施例中，半导体衬底10的厚度TH等于或大于800nm，在第二表面侧最靠近第 二表面S2的第一对准标记12和第二对准标记13的部分被暴露。也就是说，第一对准标记 12和第二对准标记13形成为穿透半导体衬底10。另外，去除在第二表面S2上暴露的第二对准标记13的一部分，并且在第二表面S2 上形成与第二对准标记13的图案对应的凹凸形状。[半导体装置的制造方法的详细解释]随后，将解释利用接合衬底技术的半导体装置的制造方法过程。图16A到图16C是示出本实施例的半导体装置的制造方法过程的截面图。到图IOA和图IOB的过程与第一实施例的那些过程相同。 然后，如图16A所示，在半导体衬底10上形成阻挡掩膜MK3，并且敞开图案以敞开 第二对准标记区域等。另外，例如，利用阻挡掩膜MK3执行蚀刻处理，去除第二对准标记13 的一部分，并且在第二表面S2上形成与第二对准标记13的图案对应的凹凸形状。然后，如图16B所示，例如通过PVD或CVD方法在整个表面上形成由诸如铝的金属形成的遮光膜16。与第二对准标记13的图案对应的凹凸形状13a转印到遮光膜16上。然后，如图16C所示，检测与第二对准标记13的图案对应的凹凸形状13a的位置， 并且在遮光膜16上形成阻挡掩膜MK4的图案。由于遮光膜16遮光，所以当遮光膜16被加工时很难进行对准，然而，通过检测与 第三对准标记13的图案对应的凹凸形状13a的位置，可以容易地执行对准。
在随后处理中，利用阻挡掩膜MK4执行蚀刻处理，并且形成遮光膜16的图案。本实施例中，在划线上形成第一对准标记12和第二对准标记13。穿过半导体衬底 10形成第一对准标记12和第二对准标记13并且半导体衬底10的厚度等于或大于800nm， 然而，能够从第二表面侧以光学方式检测第二对准标记13。如上所述，从第二表面侧检测第二对准标记，由此，例如，在非对称对准标记的情 况下，为了能够正常检测接合后的反转图案，在从第一表面侧形成时在预先反转的图案内 形成所述标记。作为根据本实施例的半导体装置制造方法，可以执行上述以外的细节，这与第一 实施例的情况一样。在本实施例的半导体装置制造方法中，当根据第一表面的电路图案在第二表面上 对图案曝光时，即使当硅半导体衬底的厚度大于SOOnm时，仍能够以高准确度从第二表面 侧检测对准标记的检测光。〈第四实施例〉[整个半导体装置的解释]图17是与本实施例的半导体装置制造方法中制造的半导体芯片和划线对应的部 分的截面图。例如，在半导体衬底10的第一表面Sl上形成元件隔离绝缘膜11，经由栅极绝缘 膜(未示出)形成栅极电极20，形成晶体管作为第一元件。在其上层内形成绝缘膜21，并 且上层导线22被嵌入在绝缘膜21内。支撑衬底40经由粘合层30接合到绝缘膜21上。从第二表面S2侧使得半导体衬底10变得更薄，并且在第二表面S2上形成遮光膜 16的图案。除了遮光膜16以外，还可以形成功能层作为第二元件或第二层，还可以形成例 如晶体管的功能元件。另外，在划线上形成第一对准标记12和第二对准标记13。本实施例中，第一对准标记12和第二对准标记13没有穿透半导体衬底10，并且， 例如，在距离第一表面Sl的DPl深度处形成第二对准标记13。另外，最靠近第二表面S2的 第二对准标记13的部分距离第二表面S2的深度DP2等于或小于800nm。在本实施例中，半导体衬底10的厚度是DPl和DP2之和并且等于或大于800nm。另外，利用第二对准标记13对准，在半导体衬底10的第二表面S2上形成第三对 准标记17。例如，当在第二表面S2上形成遮光膜16的第二元件等时，通过利用第三对准标记 17对准，与第二对准标记13对准地形成第二元件。[半导体装置的制造方法的详细解释]随后，解释利用接合衬底技术的半导体装置的制造方法过程。
图18A和图18B是示出本实施例的半导体装置制造方法的过程的截面图。到图13D的过程与第二实施例的过程相同。 然后，如图18A所示，例如通过CVD方法等在第二表面S2上形成膜17c，其将作为 第三对准标记，并且与第二对准标记13对准地形成阻挡掩膜MK5。然后，如图18B所示，例如，利用阻挡掩膜MK5执行蚀刻处理，并且在半导体衬底10 的第二表面S2上形成具有凸状的第三对准标记17。然后，例如通过PVD或CVD方法在整个表面上形成由诸如铝的金属形成的遮光膜 16。与第三对准标记17的图案对应的凹凸形状17a转印到遮光膜16上。然后，检测与第三对准标记17的图案对应的凹凸形状17a的位置，并且在遮光膜 16上形成阻挡掩膜MK4的图案。由于遮光膜16遮光，当遮光膜16被加工时很难对准，然而，通过检测与第三对准 标记17的图案对应的凹凸形状17a的位置，能够容易地执行对准。在后续处理中，利用阻挡掩膜MK4执行蚀刻处理，并且形成遮光膜16的图案。在划线上形成第一对准标记12和第二对准标记13。由于从第二对准标记13的底 部到第二表面S2的深度DP2等于或小于800nm，半导体衬底10的厚度等于或大于800nm， 并且能够以光学方式从第二表面侧检测第二对准标记13。另外，由于遮光膜16遮光，当遮光膜16被加工时很难对准，然而，通过检测与第三 对准标记17的图案对应的凹凸形状17a的位置能够容易地执行对准。如上所述，从第二表面侧检测第二对准标记，并且由此，例如，在非对称对准标记 的情况下，为了能够正常检测接合后的反转图案，在从第一表面侧形成时在预先反转的图 案内形成所述标记。作为根据本实施例的半导体装置制造方法，可以执行上述细节以外的细节，这与 第一实施例的情况一样。在根据本实施例的半导体装置制造方法中，当根据第一表面的电路图案在第二表 面上对图案曝光时，即使当硅半导体衬底的厚度大于SOOnm时，仍能够以高准确度从第二 表面侧检测对准标记的检测光。<第二例子>图19是根据这个例子的半导体装置的分离之前的过程截面图。根据第四实施例的半导体装置的制造方法中，在半导体衬底10的第一表面Sl上 形成MOS晶体管，在第二表面上形成光电二极管10a。另外，金属遮光膜16以及红、绿和蓝彩色滤波片(18R、18G、18B)形成于与光电二 极管对应的第二表面上，并且在它们的上层上形成平坦化膜50和片上透镜51。在半导体衬底10中，形成扩散层IOb以用于保持在光电二极管中产生的光电电 荷，还形成包括MOS晶体管、布线层等的开关，以及信号放大部分、信号处理部分等的电路。以上述方式，能够制造CMOS图像传感器，其中在光接收表面上以矩阵形式布置具 有光电二极管的像素。如第四实施例所示，可以利用第三对准标记17，在第二表面上执行光电二极管的 形成、彩色滤波片的形成等过程。也就是说，可以与图像传感器的各个像素相对应地形成第 二表面S2上的光电二极管、彩色滤波片等。
与现有技术的图像传感器相比较，这种图像传感器采取更大的光电二极管的区域，并且能够实现非常高的灵敏度性能。这样，通过向半导体衬底10的一个表面以及另一 个表面提供不同的功能，能够实现高性能半导体装置。<第五实施例>在为前表面和后表面的标记的布置过程中(作为接合衬底的标记布置)，需要在 两个表面上提供对准标记、重叠测量标记、其它标记(图案)，并且会出现如下问题划线中 的标记所占据的区域变得更大。如果不能在划线上设置所需的标记(图案)，应该使得划线宽度变得更宽以使得 可以设置标记(图案)，并且芯片的理论产量变得更低。由此，芯片成本上升。图20是曝光设备的对准标记的例子的平面图。 图20的对准标记具有对称的第一标记块MBl (宽度为8 μ m、间距为16 μ m)和对称 的第二标记块MB2 (宽度为4. 4 μ m、间距为8. 8 μ m)。在第一标记块MBl与第二标记块MB2 之间形成中心标记CM。这些标记整体上相对于预定轴是非对称的，支撑衬底与半导体衬底的接合结构围 绕所述预定轴而反转。图20的对准标记与具有可见光范围波长的激光束的对准光源一起使用，并且分 别沿X轴和Y轴而设置。在图20的对称对准标记变成反转图案的情况下，曝光设备不能够将它们识别为 标记。这里，这些标记的整个长度是436. 6 μ m。接合以后，如果存在四个步骤与接合之前的步骤重叠，例如，应该过量设置 1746. 4μπι的划线长度。在划线区域内，不仅设置对准标记、还设置重叠测量标记、以及其它处理的IPQC 图案和1PC(，First Pellet Check第一颗粒检查)电路。因此，很难在接合后进一步提供 所需的长对准标记。图2IA是根据本实施例的对准标记的平面图。对准标记具有对称的第一标记块MBl (宽度8 μ m、间距16 μ m)、对称的第二标记块 MB2 (宽度4. 4 μ m、间距8. 8 μ m)、以及对称的第三标记块MB3 (宽度8 μ m、间距16 μ m)。第 二标记块MB2位于第一标记块MBl与第三标记块MB3之间。另外，第一中心标记CMl形成在第一标记块MBl与第二标记块MB2之间，第二中心 标记CM2形成在第二标记块MB2与第三标记块MB3之间。这里，接合之前的处理中，在图21A所示的对准标记中，通过输入第一中心标记 CMl的坐标，能够对曝光设备操作。然后，通过接合，如图21B所示，图21A的对准标记反转。因此，关于在接合过程以后的曝光设备的对准标记，在图21B所示的对准标记中， 通过输入第二中心标记CM2的坐标可以执行对准操作。根据本实施例的对准标记中，现有技术的接合结构中由划线区域的对准标记所占 据的长度能从873. 2 μ m( = 436. 2X2)下降到628. 6 μ m。通过向现有技术的非对称对准标记新加入第三标记块，根据本实施例的对准标记 以标记块的形式对称。
注意，由于第一中心标记CMl和第二中心标记CM2不同，所以能够确定是否是反转图案。另外，在对准测量中，在接合之前的未反转条件下，利用第一标记块MBl和第二标 记块M B2测量对准。也就是说，第一标记块MBl和第二标记块MB2对应于第一对准标记。另外，在接合之后的反转条件下，利用第三标记块MB3和第二标记块MB2测量对 准。也就是说，第三标记块MB3和第二标记块MB2对应于第二对准标记。在本实施例的半导体装置制造方法中，在根据第一表面的电路图案在第二表面上 对图案曝光的情况下，即使当硅半导体衬底的厚度大于800nm，仍能够以高准确度检测对准 标记的检测光。本实施例能够应用到第一到第四实施例。<第六实施例>重叠准确度测量标记例如是图22A的图案，并且包括主度量60和从度量61。例 如，通过区分前一步骤形成的主度量60与后一步骤形成的从度量61的重叠等，确定重叠准 确度。图22A的图案相对于预定轴对称，支撑衬底与半导体衬底的接合结构围绕所述预 定轴反转。图22B示出可以进一步提高重叠准确度测量的准确度的图案，包括主度量60和从 度量61。与图22A的图案不同，这个图案相对于支撑衬底与半导体衬底的接合结构所围绕 反转的预定轴不对称。例如，当未反转的从度量61覆盖在反转的主度量60上时，获得图 22C所示的图案，并且不可以测量重叠准确度。在本实施例中，使用如图23A所示预先反转的主度量60和如图23B所示未反转的 从度量61。当如图23A所示预先反转的主度量60通过衬底接合变成反转图案时，如果未反转 的从度量61被覆盖，获得如图23C所示的图案。这种情况下，能够以高准确度并无任何问 题地测量。将解释在接合前的步骤与接合后的步骤之间接合并形成重叠准确度测量图案之 前的步骤之间形成重叠准确度测量图案的方法。首先，如图24A所示，在作为接合之前的目标的步骤，形成作为第一对准标记的主 度量62和作为第二对准标记的主度量60。这里，作为第一对准标记的主度量62位于未反 转的图案，而作为第二对准标记的主度量60位于预先反转的图案。然后，如图24B所示，在作为接合之前的目标的步骤，为作为第一对准标记的主度 量62形成从度量63。从包括主度量62和从度量63的图案，测量接合之前步骤之间的重叠准确度。以 这种方式，利用未反转的图案可以形成接合之前步骤之间的重叠准确度测量图案。这里，通过衬底接合将图24B所示的图案反转，获得图24C所示的图案。作为第二 对准标记的主度量60被反转。预先反转的主度量60通过衬底接合变成反转图案，如果未反转的从度量61被覆 盖其上，则获得图24D所示的图案。这种情况下，可以高准确度而没有任何问题地测量。
从通过衬底接合使预先反转的主度量60反转而获得的图案的主度量60和未反转 的从度量61，测量接合之前步骤与接合之后步骤之间的重叠准确度。本实施例的半导体装置制造方法中，在根据第一表面的电路图案在第二表面上对 图案曝光的情况下，即使当硅半导体衬底的厚度大于SOOnm时，仍能够以高准确度从第二 表面检测对准标记的检测光。本实施例可以应用到第一到第四实施例。〈第七实施例〉与各个实施例中的对准标记一样，通过衬底接合，指示用于IPQC的步骤的图案文 本也被反转。这里的图案文本是指包括一个或多个图案、并具有用于字符识别或图案识别 的一定意义的图案文本。例如，如果通过衬底接合将图25A所示的图案文本“P1L”反转，则获得图25B所示 的文本。接合之前以光学方式正确识别文本，然而，接合以后变得难于以光学方式识别。在本实施例中，例如，在第一实施例中形成对准标记的步骤(作为目标步骤)的名 称被称作ERM(蚀刻反转标记的缩写)步骤。这里，通过半导体衬底上的“ERM”显示这个步
马聚ο这里，ERM步骤是接合之前处理的元件隔离步骤“ISO”以及接合之后处理的片电 极形成步骤“MP”的目标步骤。这里，作为指示重叠测量标记的覆盖的指示，形成图案文本“ISO —ERM”以及 "MP — ERM”。图26示出指示“ISO — ERM”以及“MP — ERM”的图案文本。这里，“ISO — ERM”被反转。随后，参照图27A到图27D解释形成指示“ISO — ERM”以及“MP — ERM”的图案文 本的方法。首先，如图27A所示，在正常状态和反转状态下设置在ERM步骤在接合之前处理中 使用的图案文本。关于此，在接合之前ISO步骤使用正常状态下的图案文本62a “ERM”，并 且在接合之后的MP步骤使用反转的图案文本60a。另外，接合之后处理中的图案文本的放 置位置被替换。然后，如图27B所示，ISO步骤的图案文本63a位于正常状态下的图案文本62a ERM 的左侧位置，还放置了指示步骤组合的箭头图案。由此，可以正常观察ISO步骤在ERM步骤上的覆盖。然后，通过接合过程内的处理使图案文本的放置被反转，然后获得图27C所示的 状态。由此，在接合过程之后，反转的图案文本60a “ERM”可以反转成正常状态，并且可以
正常获得其位置。这里，对正常观察的图案文本组“ISO — ERM”进行反转和观察，字符识别变得非常 困难。然而，由于在接合之后没有使用图案文本组“ISO —ERM”，所以这不是问题。然后，如图27D所示，在MP步骤，图案文本61a被放置在“ERM”的左侧位置，还放 置指示步骤组合的箭头图案。如上所述，通过这种图案文本布置，可以执行这些步骤而不用 像过去那样改变生产线的操作。
与图26 —样，图28示出了指示“ISO —ERM”以及“MP —ERM”的图案文本。这里， “MP”和“ERM”的位置与图26的相反。除此以外，图28与图26相同。在本实施例的半导体装置制造方法中，在根据第一表面的电路图案在第二表面上 曝光图案的情况下，即使当硅半导体衬底的厚度大于SOOnm时，仍能够以高准确度检测对 准标记的检测光。
这里，即使当对准标记包含IPQC的图案文本时，使用用于接合衬底的预先反转的 图案文本，能够形成明显可识别的文本。本实施例能够应用到第一到第四实施例。根据本实施例的半导体装置制造方法，可以获得下面的优点。(1)利用上述例子，能够对厚度大于SOOnm的半导体层的第一表面和第二表面执 行处理并且能够使用高准确度重叠测量标记。由此，能够提高重叠准确度并且能够制造高 密度高性能半导体装置。(2)另外，能够减小划线上的标记(图案)所占据区域的非期望增加，能够以过去 的划线宽度布置标记(图案)，并且能够防止理论产量下降。另外，能够防止粗对准误差，能够保持过去的曝光设备中的半导体装置制造的操 作可用性，并且能够防止生产率下降。由此，能够以过去的成本制造接合衬底。(3)此外，在半导体生产线中，能够采用过去的检查和IPQC操作来生产装置，并且 能够防止工作效率下降。本发明不限于以上解释。例如，这些实施例可以应用到CMOS传感器或CXD装置。可以进行各种变化而不脱离本发明的范围。本申请包含2009年2月19日提交到日本专利局的日本优先权专利申请JP 2009-037233公开主题相关的主题，该日本优先权专利申请JP 2009-037233通过引用而包 含于此。
权利要求
一种半导体装置的制造方法，包括步骤通过在半导体衬底的第一表面上形成第一对准标记槽和第二对准标记槽、并对这些槽填充与半导体衬底不同的材料，形成第一对准标记和第二对准标记；利用第一对准标记进行对准以在半导体衬底的第一表面上形成第一元件；将支撑衬底与半导体衬底的第一表面接合；围绕预定轴将所述支撑衬底与所述半导体衬底的接合结构反转、并从半导体衬底的第二表面侧对半导体衬底削薄一直到至少获得如下厚度，以该厚度能够通过从半导体衬底的第二表面侧施加对准光而获得的反射光来检测第二对准标记的位置；以及利用第二对准标记进行对准以在半导体衬底的第二表面上形成第二元件。
2.根据权利要求1的半导体装置的制造方法，其中，在从半导体衬底的第二表面侧对 半导体衬底削薄的步骤，对半导体衬底削薄一直到第二对准标记的最靠近第二表面的部分 被暴露于第二表面侧。
3.根据权利要求2的半导体装置的制造方法，还包括，在从半导体衬底的第二表面侧 对半导体衬底进行削薄的步骤之后以及在半导体衬底的第二表面上形成第二元件的步骤 之前，去除暴露于第二表面侧的第二对准标记的一部分并在第二表面上形成与第二对准标 记的图案相对应的凹凸形状的步骤。
4.根据权利要求1的半导体装置的制造方法，其中，在从半导体衬底的第二表面侧对 半导体衬底削薄的步骤，对半导体衬底削薄一直到第二对准标记的最靠近第二表面的部分 的深度距离第二表面等于或小于800nm。
5.根据权利要求4的半导体装置的制造方法，还包括，在从半导体衬底的第二表面侧 对半导体衬底削薄的步骤之后以及在半导体衬底的第二表面上形成第二元件的步骤之前， 使用第二对准标记进行对准以在半导体衬底的第二表面上形成第三对准标记的步骤，其中，在半导体衬底的第二表面上形成第二元件的步骤，通过使用第三对准标记进行 对准，与第二对准标记相对准地形成第二元件。
6.根据权利要求1的半导体装置的制造方法，其中，在从半导体衬底的第二表面侧对 半导体衬底削薄的步骤，对半导体衬底削薄以使得半导体衬底的厚度等于或大于800nm。
7.根据权利要求1的半导体装置的制造方法，其中，在形成第一对准标记和第二对准 标记的步骤，第一对准标记和第二对准标记被形成为包括相对于所述轴的非对称图案，以 使在所述非对称图案内的所述第一对准标记和所述第二对准标记形成相对于所述轴彼此 反转的图案。
8.根据权利要求1的半导体装置的制造方法，其中，在形成第一对准标记和第二对准 标记的步骤，作为所述第一对准标记和第二对准标记，通过在第一图案与第三图案之间安 放第二图案，形成关于所述轴对称的第一图案、关于所述轴对称并与第一图案不同的第二 图案、以及关于所述轴对称并与第一图案相同的第三图案，从第一表面侧观看的所述第一图案和所述第二图案被用作第一对准标记，以及从第二表面侧观看的所述第三图案和所述第二图案被用作第二对准标记。
9.根据权利要求1的半导体装置的制造方法，还包括在形成第二对准标记的步骤，包 括步骤形成用于重叠准确度测量的主度量图案的反转图案，以及在从半导体衬底的第二表面侧对半导体衬底削薄的步骤之后，形成通过将主度量图案的反转图案进行反转而形成相对 于主度量图案的从度量图案；以及对半导体衬底削薄的步骤之后使用主度量图案和从度量图案来测量重叠准确度。
10.根据权利要求1的半导体装置的制造方法，还包括在形成第二对准标记的步骤， 包括步骤形成用于步骤识别的第一图案文本的反转图案，以及在从半导体衬底的第二表面侧对 半导体衬底削薄的步骤之后，形成当第一图案文本的反转图案被反转时从第二表面侧观看 为正常字符的相对于第一图案文本的第二图案文本。
全文摘要
本发明提供一种半导体装置的制造方法，包括如下步骤通过在半导体衬底的第一表面上形成第一对准标记槽和第二对准标记槽、并对这些槽填充与半导体衬底不同的材料，形成第一对准标记和第二对准标记；利用第一对准标记对准以在第一表面上形成第一元件；将支撑衬底与第一表面接合；围绕预定轴将支撑衬底与半导体衬底的接合结构反转、并从半导体衬底的第二表面侧对半导体衬底削薄一直到至少获得如下厚度，以该厚度能够通过从半导体衬底的第二表面侧施加对准光而获得的反射光来检测第二对准标记的位置；以及使用第二对准标记对准以在第二表面上形成第二元件。
文档编号H01L21/822GK101840886SQ20101012126
公开日2010年9月22日 申请日期2010年2月11日 优先权日2009年2月19日
发明者石丸敏之, 竹尾建治, 高桥了 申请人:索尼公司