专利名称：电子元件及其制造方法
技术领域：
本发明涉及电子元件及其制造方法，特别是内藏有线圈的电子元件及其制造方法。
背景技术：
作为以往的电子元件如专利文献1中记载的叠层型薄片电感器已为人所知，以下 参照
专利文献1中记载的叠层型薄片电感器。图9是从层叠方向透视叠层型薄片 电感器500、600的示图。如图9(a)所示，叠层型薄片电感器500具备叠层体502，叠层体502内藏有线圈 L，用未图示的通路孔导体把多个线圈导体504连接起来构成线圈L。如图9(a)所示，多个 线圈导体504相互重合而形成由短边LI、L2和长边L3、L4构成的长方形的环状轨道。另外，叠层体502内藏有引出导体506a、506b，引出导体506a、506b被引出到叠层 体502的侧面，连接在未图示的外部电极上，同时连接在线圈L上。可是，在图9所示的叠层型薄片电感器500中，线圈L具有台肩面508a、508b。在 线圈L中，台肩面508a、508b是连接通路孔导体的部分。为了把线圈导体504相互可靠地 连接起来，最好将通路孔导体形成得较粗，因此，就将台肩面508a、508b形成得比线圈导体 504的线宽更宽。而且，如图9(a)所示，在长边L3、L4上，将台肩面508a、508b设置得向环 状轨道的外侧突出。这样，由于台肩面508a、508b突出到环状轨道的外侧，就防止了线圈L 的内径(即，被环状轨道围住的部分)的面积缩窄。即，叠层型薄片电感器500防止了线圈 L的电感值的降低。但是，图9(a)所示的叠层型薄片电感器500依然存在线圈L的电感值降低的问 题。更详细地说，在长边L3、L4上，台肩面508a、508b向环状轨道的外侧突出。因此，与不 存在台肩面508a、508b的情况相比，叠层体502的侧面与长边L3、L4的间隔W1就因台肩面 508a、508b的突出量而相应地缩小。另一方面，为了防止线圈L从叠层体502的侧面露出 来，必须确保间隔W1有足够的大小。因此，如图9(a)所示，在台肩面508a、508b从长边L3、 L4突出的情况下，必须把长边L3、L4向叠层体502的内侧错进与台肩面508a、508b的突出 量相应的量。结果，与不存在台肩面508a、508b的情况相比，电子元件500的线圈L的内径 的面积就窄了台肩面508a、508b的突出量乘以长边L3、L4的长度的乘积的2倍的面积。结 果，线圈L的电感值降下来。另一方面，在图9(b)所示的叠层型薄片电感器600中，把台肩面608a、608b设置 得在短边L1、L2上向环状轨道的外侧突出。在这种情况下，也必须把短边L1、L2向叠层体 602的内侧错进与台肩面608a、608b的突出量相应的量。这样，与未设置台肩面608a、608b 的情况相比，电子元件600的线圈L的内径的面积就小了台肩面608a、608b的突出量乘以 短边LI、L2的长度的乘积的2倍的面积。但是，短边L1、L2的长度比长边L3、L4的长度短，所以图9(b)所示的叠层型薄片 电感器600中的线圈L的内径的面积的减少量，比图9(a)所示的叠层型薄片电感器500中
3的线圈L的内径的面积的减少量少。因此，与叠层型薄片电感器500相比，叠层型薄片电感 器600抑制了线圈L的内径的面积缩小。即，与叠层型薄片电感器500相比，叠层型薄片电 感器600抑制了线圈L的电感值的下降。但是，像下面说明的那样，图9(b)所示的叠层型薄片电感器600存在线圈L中产 生的寄生电容变大的问题。更详细地说，如图9(b)所示，若从叠层方向俯视，台肩面608a、 608b分别与引出导体606a、606b重叠。这样，台肩面608a、608b与引出导体606a、606b之 间产生寄生电容，线圈L中的寄生电容增大。结果，线圈L的Q值下降。专利文献1特开2005-191191号公报
发明内容
因此，本发明的目的在于提供一种能够得到大的电感值和高Q值的电子元件及其 制造方法。本发明的电子元件具备多层绝缘体层层叠起来构成的叠层体，由内藏在所述叠 层体中的多个线圈导体、设置在该多个线圈导体上的多个台肩面和连接该多个台肩面的通 路孔导体构成的线圈，设置在所述叠层体的表面上的外部电极，以及内藏在所述叠层体内 且把所述线圈和所述外部电极连接起来的引出导体；其中，从线圈轴延伸的方向俯视时，所 述多个线圈导体相互重合而形成长方形的环状轨道；从线圈轴延伸的方向俯视时，所述多 个台肩面在所述轨道的短边上突出到该轨道的外侧且未与所述引出导体重叠。所述电子元件的制造方法的特征在于具备如下工序用光刻工艺形成在应设置所 述通路孔导体的位置上设置了通路孔的所述绝缘体层；在所述绝缘体层上形成所述线圈导 体、所述台肩面和所述通路孔导体。如果采用本发明，能够得到大的电感值和高Q值。
图1是本发明的实施方式的电子元件的外观立体图。图2是图1的电子元件的叠层体的分解立体图。图3是从叠层方向透视图1的电子元件的叠层体的示图。图4是从z轴方向透视3种电子元件的示图。图5是表示模拟结果的曲线图。图6是第一变形例的电子元件的叠层体的分解立体图。图7是第二变形例的电子元件的叠层体的分解立体图。图8是第三变形例的电子元件的叠层体的分解立体图。图9是从叠层方向透视专利文献1中记载的叠层型薄片电感器的示图。符号的说明L…线圈L1、L2 …短边L3、L4 …长边R…轨道bl、b2…通路孔导体
10、10a 10c…电子元件12、12a 12c...叠层体14a、14b…外部电极16a 16c...绝缘体层18a、18b...内部导体20a、20b…线圈导体22a 22d...台肩面24a、24b...引出导体26…配线导体
具体实施例方式以下参照
本发明的实施方式的电子元件及其制造方法。(电子元件的构成)以下参照
本发明的第一实施方式的电子元件的构成。图1是涉及本发明 的实施方式的电子元件10、10a 10c的外观立体图，图2是图1的电子元件10的叠层体 12的分解立体图，图3是从叠层方向透视图1的电子元件10的叠层体12的示图。在图1 至图3中，把叠层方向和线圈轴延伸方向定义为z轴方向；把电子元件10的长边方向定义 为x轴方向；把电子元件10的短边方向定义为y轴方向。x轴方向、y轴方向和z轴方向相 互正交。如图1所示，电子元件10具备叠层体12和外部电极14(14a、14b)。如图1所示， 叠层体12形成长方体；外部电极14形成在位于x轴方向的两端的叠层体12的侧面(表 面)上。如图2所示，叠层体12是将绝缘体层16 (16a 16c)层叠起来而构成，内藏有螺 旋状的线圈L和引出导体24(24a、24b)。绝缘体层16是由含有玻璃和氧化铝的陶瓷构成的 长方形的层。如图2所示，线圈L包含有内部导体18(18a、18b)和通路孔导体bl。内部导体 18a、18b分别用例如以Ag为主要成分的导电材料设置在绝缘体层16b、16c上而形成，具有 线圈导体20a,20b和台肩面22a、22b。如图2所示，线圈导体20内藏在叠层体12内，是构成长方形轨道的一部分的线状 导体。具体地说，线圈导体20a由相当于长方形的两条长边和一条短边的线状导体构成一 边开口的形状，即，线圈导体20a具有3/4匝的匝数；线圈导体20b由相当于长方形的一条 长边和一条短边的线状导体构成，形成L字形，即，线圈导体20b具有1/2匝的匝数。如图3所示，从z轴方向俯视时，线圈导体20a、20b相互重合，形成长方形的环状 轨道R。轨道R由短边L1、L2和长边L3、L4构成，短边L1、L2沿y轴方向延伸，长边L3、L4 沿x轴方向延伸。短边L1比短边L2位于更往x轴方向的正方向的一侧；长边L3比长边L4 位于更往y轴方向的正方向的一侧。如图2所示，台肩面22设置在线圈导体20的端部，比该线圈导体20的线宽更宽。 具体地说，台肩面22a被设置在线圈导体20a中位于逆时针方向转的下游侧的端部；台肩面 22b被设置在线圈导体20b中位于逆时针方向转的上游侧的端部。台肩面22a、22b形成直
5径大于线圈导体20a、20b的线宽的圆形；而且，从z轴方向俯视时，台肩面22a、22b重合。另外，如图3所示，台肩面22在短边L1上突出到轨道R的外侧，在长边L3、L4上 不设置台肩面22。更具体地说，台肩面22被设置在位于短边L1的y轴方向的正方向侧的 端部(即，由短边L1和长边L3形成的角处)，突出到x轴方向的正方向侧。这样，电子元件 10的台肩面22就不突出到轨道R的内侧。如图2所示，通路孔导体bl沿z轴方向贯通绝缘体层16b，连接台肩面22a、22b。 如图2和图3所示，通路孔导体bl的直径宽于线圈导体20的线宽。但是，通路孔导体bl 的直径小于台肩面22的直径。由以上那样的线圈导体20、台肩面22和通路孔导体bl构成 螺旋状的线圈L，因此，线圈L具有1. 25匝的匝数。如图2所示，引出导体24a、24b分别连接线圈L和外部电极14a、14b，从z轴方向俯 视时，与台肩面22a、22b不重叠。具体地说，引出导体24a被引出到x轴方向的正方向侧的 侧面。这样，引出导体24a就将外部电极14a与线圈L连接起来。另外，由于引出导体24a 被设置在线圈导体20a中位于逆时针方向转的上游侧的端部，所以，如图3所示，引出导体 24a在短边L1的y轴方向的负方向侧的端部处重叠在轨道R上。即，引出导体24a经由短 边L1中未设置台肩面22的端部(由短边L1与长边L3形成的角)被连接在线圈L上。因 此，从z轴方向俯视时，台肩面22与引出导体24a不重叠。 引出导体24b被引出到x轴方向的负方向侧的侧面。这样，引出导体24b就将外 部电极14b与线圈L连接起来。另外，由于引出导体24b被设置在线圈导体20b中位于逆 时针方向转的下游侧的端部，所以，如图3所示，引出导体24b在短边L2的y轴方向的负方 向侧的端部处重叠在轨道R上。(电子元件的制造方法)以下参照
电子元件10的制造方法。以下说明同时制作多个电子元件10 时的电子元件10的制造方法。首先，将由玻璃和氧化铝构成的陶瓷的膏状绝缘性材料涂覆在膜状的基片(图2 上未示出)上，整面曝光紫外线，由此形成绝缘体层16c。然后，采用光刻工艺在绝缘体层 16c上形成内部导体18b和引出导体24b。具体地说，把以Ag为主要成分的膏状的导电性 材料涂覆在绝缘体层16c上，通过曝光并显影而形成内部导体18b。然后，采用光刻工艺形成在应设置通路孔导体bl的位置上形成了通路孔的绝缘 体层16b。具体地说，把膏状的绝缘性材料涂覆在绝缘体层16c、内部导体18b和引出导体 24b上；再通过曝光并显影而形成在设置通路孔导体bl的位置上设置了通路孔的绝缘体层 16b。接下来，采用光刻工艺在绝缘体层16b上形成内部导体18a、引出导体24a和通路 孔导体bl。把膏状的导电性材料涂覆在绝缘体层16b上，通过曝光并显影而形成内部导体 18a、弓|出导体24a和通路孔导体bl。然后，把膏状的绝缘性材料涂覆在绝缘体层16b、内部导体18a和引出导体24a上； 整面曝光紫外线形成绝缘体层16a。由此，制作由多个叠层体12构成的母叠层体。接着，把母叠层体剪切成单个的叠层体12 ；此后，以预定的温度和时间烧结叠层 体12。然后，用滚光桶对叠层体12施以研磨，进行边缘圆角或去毛刺，同时使引出导体24a,24b从叠层体12上露出来。接下来，将叠层体12的侧面浸渍在银浆中，再进行烧结形成银电极。最后，在银电 极上镀Ni、Cu、Zn等，由此形成外部电极14a、14b。经过以上的工序，就完成了电子元件10 的制作。如果采用以上那样的电子元件10，就像以上说明的那样，能够得到大的电感值和 高Q值。更详细地说，在图9(a)所示的叠层型薄片电感器500中，台肩面508a、508b在长 边L3、L4中向环形轨道的外侧突出，因此，叠层体502的侧面与长边L3、L4的间隙W1就小 了一个台肩面508a、508b的突出量。另一方面，为了防止了线圈L从叠层体502的侧面露 出来，间隙W1必须确保足够大。因此，如图9(a)所示，在台肩面508a、508b从长边L3、L4 突出来的情况下，必须使长边L3、L4向叠层体502的内侧错进与台肩面508a、508b的突出 量相应的量。结果，与不存在台肩面508a、508b的情况相比，线圈L的内径的面积就缩小了 台肩面508a、508b的突出量乘以长边L3、L4的长度的值的2倍的面积。结果，线圈L的电 感值下降。另一方面，在电子元件10中，如图3所示，把台肩面22设置得在短边L1上向轨道 R的外侧突出。即使在这种情况下，也必须使短边L1朝叠层体12的内侧错进与台肩面22 突出量相应的量。因此，与未设置台肩面22的情况相比，线圈L的内径的面积就缩小了台 肩面22的突出量乘以短边L1的长度的值的面积。但是，短边L1的长度短于长边L3、L4的长度，所以，电子元件10中的线圈L的内 径的面积的减少量，比叠层型薄片电感器500中的线圈L的内径的面积的减少量小。因此， 与叠层型薄片电感器500相比，电子元件10抑制了线圈L的内径的面积缩小。即，与叠层 型薄片电感器500相比，电子元件10减少了线圈L的电感值的下降。另外，如果采用电子元件10，像下面所说明的那样，能够得到高Q值。更详细地说， 如图9(b)所示，在叠层型薄片电感器600中，从叠层方向俯视时，台肩面608a、608b分别与 引出导体606a、606b重叠。因此，在台肩面608a,608b与引出导体606a、606b之间产生寄 生电容，线圈L中的寄生电容增大。结果，在叠层型薄片电感器600中，线圈L的Q值下降 了。另一方面，如图3所示，在电子元件10中，台肩面22与引出导体24不重叠。因 此，在台肩面22与引出导体24之间产生的寄生电容比台肩面608a、608b与引出导体606a、 606b之间产生的寄生电容小。结果，电子元件10能够得到比叠层型薄片电感器600高的Q值。特别是，如图3所示，在电子元件10中，台肩面22被设置在短边L1的一个端部， 而引出导体24a被设置在短边L1的另一端部。因此，台肩面22远离引出导体24。这样，在 电子元件10中，就更加有效地抑制了台肩面22与引出导体24之间产生寄生电容。S卩，电 子元件10能够得到更高的Q值。在电子元件10中，台肩面22和通路孔导体bl的直径大于线圈导体20的线宽。因 此，台肩面22和通路孔导体bl就以较大的面积相接触。结果，减少了通路孔导体bl与线 圈导体20a、20b之间的连接不良的发生。在电子元件10的制造方法中，像下面所说明的那样，容易形成具有较大直径的通 路孔导体bl。更详细地说，在通路孔的形成中如果照射过激光束的，就很难形成具有较大直径的通路孔。而在电子元件10的制造方法中，采用光刻工艺来制作绝缘体层16b。在光刻 工序中，容易形成具有较大直径的通路孔。因此，用电子元件10的制造方法能够容易形成 具有较大直径的通路孔导体bl。可是，为了更加明确电子元件10达到的效果，本申请的发明人进行了以下说明的 实验和模拟。更详细地说，制作了以下说明的3种电子元件的试件和解析样品。也进行了 实验来探究各电子元件的试件中的断线的发生率。另外，用各电子元件的解析样品探究了 频率与Q值的关系。图4是从z轴方向透视所述3种电子元件10、110、210的示图。但是，在图4中， 省略了外部电极。电子元件10是本实施方式的电子元件10，线圈L的匝数是1.25匝。电 子元件110是第一比较例的电子元件，在电子元件110中，台肩面122的直径等于线圈导体 120的线宽，因此，台肩面122未突出到轨道R的内侧。电子元件210是第二比较例的电子 元件，在电子元件210中，台肩面222的直径大于线圈导体220的线宽。另外，台肩面222 突出到轨道R的内侧。以下，在表1中示出电子元件10、110、210的详细构成。表1
电子元件10电子元件110电子元件210线圈导体的线宽30Mm30Wn30Hm通路孔导体的直径50rtn20m50Mni台肩面的直径60|Jm30Wn60Mm短边Ll、L2的长度230Wn长边L3、L4的长度530Wn电子元件的尺寸0. 6mm X0. 3mm XO. 3mm首先，说明实验结果。电子元件10、110、210中的断线发生率分别是0%、25%、 0%。由以上的结果可知，在通路孔导体的直径相对较大的电子元件10、210中，通路孔导体 与线圈导体之间的断线发生率相对较低，而在通路孔导体的直径相对较小的电子元件110 中，通路孔导体与线圈导体之间的断线发生率相对较高。由此可知，电子元件10能够抑制 线圈导体20与通路孔导体bl之间发生断线。然后说明模拟结果。图5是表示模拟结果的曲线图。纵轴表示Q值，横轴表示频 率。由图5可知，电子元件10的Q值最大，电子元件210的Q值最小。这是由以下原因造 成的。电子元件110的台肩面122比电子元件210的台肩面222小。因此，电子元件110 的线圈L的内径的面积就大于电子元件210的线圈L的内径的面积。结果，电子元件110 的线圈L的电感值就大于电子元件210的线圈L的电感值。因此，电子元件110的Q值就 大于电子元件210的Q值。电子元件10的通路孔导体的直径大于电子元件110的通路孔 导体的直径。因此，电子元件10的线圈L的直流电阻值小于电子元件110的线圈L的直流 电阻值。这样，电子元件10的Q值就大于电子元件110的Q值。由以上可知，电子元件10 得到了高Q值。
8
(变形例)以下，参照
涉及第一变形例的电子元件10a。图6是第一变形例的电子元 件10a的叠层体12a的分解立体图。电子元件10与电子元件10a的不同点是在电子元件10a中设置有台肩面22c、 22d、配线导体26和通路孔导体b2。具体地说，配线导体26从台肩面22b朝x轴方向的负 方向延伸，从z轴方向俯视时，与线圈导体20a重叠。台肩面22c、22d设置在短边L2的y 轴方向的正方向侧的端部，从z轴方向俯视时，两者重合。另外，从z轴方向俯视时，台肩面 22c、22d与引出导体24b不重叠。台肩面22c、22d朝x轴方向的负方向突出，从而突出到轨 道R的外侧。通路孔导体b2连接台肩面22c、22d。在以上那样的电子元件10a中，线圈导体20a的连接通路孔导体bl、b2的部分之 间并联连接着配线导体26。结果，电子元件10a，就比电子元件10更降低了线圈L的直流 电阻。然后，参照
第二变形例的电子元件10b和第三变形例的电子元件10c。图 7是第二变形例的电子元件10b的叠层体12b的分解立体图；图8是第三变形例的电子元 件10c的叠层体12c的分解立体图。图7的电子元件10b内藏着具有匝数为2. 25匝的线圈L ；图8的电子元件10c内 藏着具有匝数为3. 25匝的线圈L。这样，电子元件10的匝数就不限定于1. 25匝。本发明适用于电子元件及其制造方法的，特别是其优点在于能够得到大的电感值 和高的Q值。
权利要求
一种电子元件，具备多层绝缘体层层叠起来构成的叠层体，由内藏在所述叠层体中的多个线圈导体、设置在该多个线圈导体上的多个台肩面和连接该多个台肩面的通路孔导体构成的线圈，设置在所述叠层体的表面上的外部电极，以及内藏在所述叠层体内且把所述线圈和所述外部电极连接起来的引出导体；其中，从线圈轴延伸的方向俯视时，所述多个线圈导体相互重合而形成长方形的环状轨道；从线圈轴延伸的方向俯视时，所述多个台肩面在所述轨道的短边上突出到该轨道的外侧且未与所述引出导体重叠。
2.根据权利要求1记载的电子元件，其特征在于所述台肩面设置在所述短边的一个端 部，而所述引出导体在所述短边的另一个端部与所述线圈相连接。
3.根据权利要求1或2所述的电子元件，其特征在于所述台肩面的宽度大于所述线圈 导体的线宽。
4.根据权利要求3所述的电子元件，其特征在于所述通路孔导体的直径大于所述线圈 导体的线宽。
5.权利要求1或2所述的电子元件的制造方法，其特征在于具备如下工序用光刻工 艺形成在应设置所述通路孔导体的位置上设置了通路孔的所述绝缘体层；在所述绝缘体层 上形成所述线圈导体、所述台肩面和所述通路孔导体。
6.权利要求3所述的电子元件的制造方法，其特征在于具备如下工序用光刻工艺形 成在应设置所述通路孔导体的位置上设置了通路孔的所述绝缘体层；在所述绝缘体层上形 成所述线圈导体、所述台肩面和所述通路孔导体。
7.权利要求4所述的电子元件的制造方法，其特征在于具备如下工序用光刻工艺形 成在应设置所述通路孔导体的位置上设置了通路孔的所述绝缘体层；在所述绝缘体层上形 成所述线圈导体、所述台肩面和所述通路孔导体。
全文摘要
提供一种能够得到大的电感值和高Q值的电子元件及其制造方法。线圈(L)由内藏在叠层体(12)内的多个线圈导体(20a、20b)、设置在多个线圈导体(20a、20b)上的多个台肩面(22a、22b)和连接多个台肩面(22a、22b)的通路孔导体(b1)构成。引出导体(24a、24b)内藏在叠层体(12)内，且连接线圈(L)和外部电极。从z轴方向俯视时，多个线圈导体(20a、20b)相互重合而形成长方形的环状轨道(R)。从z轴方向俯视时，多个台肩面(22a、22b)在轨道(R)的短边(L1)上突出到轨道(R)的外侧，且未与引出导体(24a、24b)重叠。
文档编号H01F27/32GK101859628SQ20101015641
公开日2010年10月13日 申请日期2010年3月30日 优先权日2009年4月2日
发明者三好弘己, 乾真规, 德田博道 申请人:株式会社村田制作所