半导体结构及其形成方法

专利名称：半导体结构及其形成方法
技术领域：
本发明涉及半导体装置，更具体地涉及具有内置应力的半导体纳米线及其形成方 法。
背景技术：
半导体纳米线指具有在纳米(10_9米)或者几十纳米量级的横侧和垂直尺寸的半 导体线。典型地，横侧尺寸和垂直尺寸小于20nm。对于侧向尺寸的限制适用于横侧尺寸(宽度)和垂直侧尺寸(高度)。半导体纳 米线的纵向侧尺寸(长度)不受限制，并且可以是，例如从lnm至1mm。当半导体纳米线的 侧向尺寸小于几十纳米时，量子力学效应变得重要。同样，半导体纳米线也被称为半导体量 子线。半导体纳米线的横向尺寸当前是亚光刻的，即不可以通过从由单个曝光所构图的 光致抗蚀剂的直接图像转移而被印刷。在2008年，临界尺寸，即可以通过光刻法印刷的最 小的可印刷的尺寸是大约35nm。小于临界尺寸的尺寸被称为亚光刻尺寸。在任何给定的 时间，临界尺寸和亚光刻尺寸的范围由在半导体工业中最佳可获得的光刻工具所界定。通 常，临界尺寸和亚光刻尺寸在各接续的技术节点减小并且由半导体工业业界所接收的制造 标准所建立。半导体纳米线使得可以通过由栅极电介质和栅极电极将半导体纳米线的截面区 域完全环绕而提高沿长度方向的电荷载流子的控制。通过栅极电极的沿半导体纳米线的电 荷输运在半导体纳米线装置中比在鳍场效应晶体管(finFET)中受到更好的控制，因为半 导体纳米线的完全的环绕。对于高性能互补半导体上金属(CMOS)电路，希望提供高导通电流的高性能半导 体纳米线装置。

发明内容
本发明提供了具有沿半导体纳米线中的电流流动方向的内置固有纵向应力的半 导体纳米线晶体管的结构和制造方法，使得半导体纳米线晶体管的电荷载流子迁移率和导 通电流提高。在两端上具有两个半导体垫的半导体纳米线浮置于衬底上方。应力产生衬垫部形 成于两个半导体垫上方，而半导体纳米线的中间部被暴露。栅极电介质和栅极电极形成于 半导体纳米线的中间部上方，而半导体纳米线由于应力产生衬垫部而在纵向应力之下。半 导体纳米线的中间部在应力产生衬垫的去除之后在内置固有纵向应力之下，因为栅极电介 质和栅极电极的形成将半导体纳米线锁在应变的状态中。源极和漏极区形成于半导体垫中 以便提供半导体纳米线晶体管。中段(M0L)电介质层可以直接形成于源极和漏极垫上。根据本发明的一方面，半导体结构被提供，该半导体结构包括邻接第一半导体垫 和第二半导体垫的半导体纳米线，其中半导体纳米线的中间部受到纵向应变；围绕受到纵
5向应变的半导体纳米线的中间部的栅极电介质；和嵌入第一和第二半导体垫的电介质材料 层，其中电介质材料层是基本没有应力。根据本发明的另一方面，提供了半导体结构的形成方法，该方法包括在衬底上形 成半导体纳米线，其中半导体纳米线邻接第一半导体垫和第二半导体垫，并且其中半导体 纳米线浮置于衬底上方；通过在第一半导体垫上形成第一应力产生材料部并且在第二半导 体垫上形成第二应力产生材料部而在半导体纳米线的中间部中引起纵向应变；在半导体纳 米线的中间部上直接形成栅极电介质而中间部在纵向应变之下；并且去除第一应力产生材 料部和第二应力产生材料部，其中半导体纳米线的中间部在第一应力产生材料部和第二应 力产生材料部的去除之后受到纵向应变。


图1A是当作为绝缘体上半导体(S0I)衬底提供时的示范性半导体结构的俯视图。 图1B是对应于图1A的步骤的沿平面B-B’的示范性半导体结构的垂直截面图。图2A是半导体连接部和半导体垫的构图之后示范性半导体结构的俯视图。图2B 是对应于图2A的步骤的沿平面B-B’的示范性半导体结构的垂直截面图。图3A是在电介质基座的形成之后示范性半导体结构的俯视图。图3B是对应于图 3A的步骤的沿平面B-B’的示范性半导体结构的垂直截面图。图4A是在半导体纳米线的形成之后示范性半导体结构的俯视图。图4B是对应于 图4A的步骤的沿平面B-B’的示范性半导体结构的垂直截面图。图5A是在应力产生材料层的形成之后示范性半导体结构的俯视图。图5B是对应 于图5A的步骤的沿平面B-B’的示范性半导体结构的垂直截面图。图6A是在应力产生材料部形成之后示范性半导体结构的俯视图。图6B是对应于 图6A的步骤的沿平面B-B’的示范性半导体结构的垂直截面图。图7A是在栅极电介质的形成之后示范性半导体结构的俯视图。图7B是对应于图 7A的步骤的沿平面B-B’的示范性半导体结构的垂直截面图。图8A是在栅极电极的形成之后示范性半导体结构的俯视图。图8B是对应于图8A 的步骤的沿平面B-B’的示范性半导体结构的垂直截面图。图9A是在应力产生材料部的去除之后在沟道区中产生拉纵向应变的情形中示范 性半导体结构的俯视图。图9B是对应于图9A的步骤的沿平面B-B’的示范性半导体结构 的垂直截面图。图10A是在中段(M0L)电介质层和接触通路孔的形成之后示范性半导体结构的俯 视图。图10B是对应于图10A的步骤的沿平面B-B’的示范性半导体结构的垂直截面图。图11A是在应力产生材料部的去除之后在沟道区中产生压纵向应变的情形中示 范性半导体结构的俯视图。图11B是对应于图11A的步骤的沿平面B-B’的示范性半导体 结构的垂直截面图。
具体实施例方式如上面所述，本发明涉及具有内置应力的半导体纳米线及其制造方法，现在参考 附图详细描述。应当注意相似和对应的元件由相似的参考标号所指称。
参考图IA和1B，根据本发明的示范性半导体结构包括绝缘体上半导体(SOI)衬底，该绝缘体上半导体(SOI)衬底包含处理衬底10，掩埋绝缘层20和顶半导体层30。顶半 导体层30包括半导体材料，其可以选自但不限于，硅、锗、硅-锗合金、碳化硅合金、碳化硅 锗合金、砷化镓、砷化铟、磷化铟、III-V族化合物半导体材料、II-VI族化合物半导体材料、 有机半导体材料、和其它化合物半导体材料。在一实施例中，顶半导体层30可以包括例如 单晶硅或者单晶硅锗合金的含硅半导体材料。优选顶半导体层30内的半导体材料的整体是单晶材料，即，全部具有外延原子排 列。在该情形中，顶半导体层30的顶表面的表面法线的晶向在此被称为顶半导体层30的 顶表面的表面取向。顶半导体层30的厚度可以从IOnm至200nm，尽管在此也考虑更小或者 更大的厚度。顶半导体层30可以根据需要被掺杂以电掺杂剂。顶半导体层30可以被设置为基 本上本征的半导体层，或者可以设置为P型掺杂或者η型掺杂。典型地，在掺杂区中的掺杂 剂浓度在从5. OX IO1Vcm3至3. OX IO1Vcm3的范围中，尽管在此也考虑更小或者更大的掺 杂剂浓度。掩埋绝缘层20是电介质材料层，即包括电介质材料的层。掩埋绝缘层20的电介 质材料可以是例如氧化硅、氮化硅、氧氮化硅、石英、陶瓷材料、或者其组合。掩埋绝缘层20 的厚度可以从50nm至lOOOnm，尽管在此也考虑更小或者更大的厚度。处理衬底10可以包 括半导体材料、绝缘材料、或者导电材料。在一些情形中，处理衬底10和掩埋绝缘层20可 以包括相同的电介质材料并且可以是单一和整体的构造。参考图2A和2B，光致抗蚀剂7被施加至顶半导体层30的顶表面并且被光刻构图 从而形成图案化的形状。图案化的形状包括连接形状、第一垫形状、和第二垫形状。连接形 状在俯视图中具有矩形形状。连接形状的宽度，它在此被称作第一宽度wl，是光刻的尺寸， 即可以用单个光刻曝光印刷的尺寸。因而，第一宽度wl大于40nm，而可以考虑，随着将来光 刻工具的改善而可以形成更小的宽度。典型地，第一宽度wl是临界尺寸，即可以用光刻法 印刷的最小尺寸，或者接近于临界尺寸的尺寸。连接形状横向邻接第一垫形状和第二垫形状，第一垫形状和第二垫形状具有比连 接形状宽的宽度。垂直于第一宽度wl的方向的水平方向在此被称为长度方向。第一宽度 wl的方向在此被称为宽度方向。第一垫形状在连接形状的纵向端部横向邻接连接形状，并 且第二垫形状在连接形状的相反的纵向端部横向邻接连接形状。优选，长度方向被选择以便包括垂直平面，在垂直平面空穴迁移率或者电子迁移 率至少处于局部峰值，并且优选在构成顶半导体层30的单晶半导体层中的所有垂直平面 之中最大。在顶半导体层30被掺杂第一导电类型的掺杂剂的情形中，长度方向可以被选择 以便最大化与第一导电类型相反的第二导电类型的电荷载流子的迁移率。例如，如果第一 导电类型是η型并且第二导电类型是ρ型，则长度方向可以被选择以便包括最大化空穴迁 移率的垂直晶面。在顶半导体层30包括单晶硅的情形中，{110}面最大化空穴迁移率。如 果第一导电类型是P型并且第二导电类型是η型，则长度方向可以被选择以便包括最大化 电子迁移率的垂直晶面。在顶半导体层30包括单晶硅的情形中，{100}面最大化电子迁移 率。在光致抗蚀剂7中的图案被转移入顶半导体层30和掩埋的绝缘层20的上部，例如，通过各向异性蚀刻。顶半导体层30和直接在下面的掩埋绝缘层20的上部的被暴露的 部分通过各向异性蚀刻而被去除。顶半导体层30的保留的部分包括构图的半导体结构31。 构图的半导体结构31包括半导体连接部31C，在一侧侧向邻接半导体连接部31C的第一垫 31A，和在相反侧上横向邻接半导体连接部31C的第二垫31B。构图的半导体结构31的被暴露的侧壁与光致抗蚀剂7的侧壁基本垂直重叠。此 夕卜，掩埋绝缘层20的构图部分的侧壁与光致抗蚀剂7的侧壁和构图的半导体结构31的侧 壁基本垂直重叠。半导体连接部31C具有由第一宽度wl所分离的一对侧壁。构图的半导体 结构31的高度整体上可以是均勻的，如果顶半导体层30的厚度在构图之前是均勻的。光 致抗蚀剂7随后被去除，例如，通过灰化。参考图3A和3B，选择性地对于构图的半导体结构31的半导体材料，在掩埋绝缘层 20的电介质材料上进行基本各向同性蚀刻。构图的半导体结构31被用作该基本各向同性 蚀刻的蚀刻掩模。该基本各向同性蚀刻可以是湿法蚀刻或者干法蚀刻。因为蚀刻是基本各 向同性的，所以构图的半导体结构31的边缘随着蚀刻进行而被形成底切。蚀刻至少进行到 至直接位于构图的半导体结构31下面的掩埋绝缘层20的部分被去除，使得构图的半导体 结构31变得浮置于掩埋绝缘层20的保留部分的上方。换而言之，构图的半导体结构31与 掩埋绝缘层20的保留部分不具有直接的物理接触，这在此被称作中间电介质材料层21，在 蚀刻之后。蚀刻还从第一垫31A和第二垫31B的周边部下面去除掩埋绝缘层20的电介质材 料。包括掩埋绝缘层20的保留部分的第一原型电介质基座21A直接形成于第一垫31A的 中心部的下面。相似地，第二原型电介质基座21B直接形成于第二垫31B的中心部的下面。 由于电介质材料从构图的半导体结构31的周边部下面采用构图的半导体结构31作为蚀刻 掩模而被蚀刻，作为电介质材料层的掩埋绝缘层20在半导体连接部31C下面形成底切。半导体连接部31C浮置于掩埋绝缘层20的保留部分上方，掩埋绝缘层20的保留 部分是中间电介质材料层21。第一和第二原型电介质基座21A，21B与中间电介质材料层 21整体形成，并且是部分的中间电介质材料层21。构图的半导体结构31接触中间电介质 材料层21，构图的半导体结构31在第一垫31A和第二垫31B的底表面结合第一和第二原型 电介质基座21A，21B。参考图4A和4B，构图的半导体结构31被减薄，以便形成半导体纳米线结构32，即 构图的半导体结构31的尺寸被减小，例如，通过氧化。具体地，包括半导体连接31C的构图 的半导体结构31的被暴露的周边部分通过氧化被转换为氧化物材料部。半导体氧化物材 料随后通过例如湿法蚀刻的各向同性蚀刻而被去除。例如，如果构图的半导体结构31包括 硅，则半导体氧化物材料可以是氧化硅，它可以被氢氟酸(HF)所去除。作为替代，各向同性 湿法蚀刻或者各向同性干法蚀刻可以被采用以便通过去除半导体材料的被暴露的外部而 减薄构图的半导体结构31。半导体纳米线结构32是构图的半导体结构31的保留部分，包括第一半导体垫 32A、第二半导体垫32B、和半导体纳米线32C。第一半导体垫32A和第二半导体垫32B横向 邻接半导体纳米线32C。半导体纳米线32C在垂直于 长度方向的平面中可以具有矩形垂直截面区。半导体 纳米线32C的宽度是在通过减薄而凹进的第一侧壁对之间的宽度方向的半导体纳米线32C的尺寸，在此被称作第二宽度w2。第二宽度w2小于第一宽度wl，因为在减薄过程中消耗了 半导体材料。优选第二宽度是亚光刻尺寸，即小于可以在光致抗蚀剂上采用单个光刻曝 光所印刷的最小尺寸的尺寸。典型地，第二宽度w2从Im至20nm，尽管在此也考虑更小或者 更大的尺寸。优选第二宽度w2从2nm至lOnm。在中间电介质材料层21包括通过用于去除构图的半导体结构的被氧化的材料的 蚀刻而被去除的材料的情形中，中间电介质材料层21的被暴露的部分也可以被蚀刻。在该 情形中，中间电介质材料层21的水平部分被凹进以便形成电介质材料层22，并且第一和第 二原型电介质基座21A、21B被横向蚀刻以便分别形成第一和第二电介质基座22A、22B。电 介质材料层22与第一和第二电介质基座22A、22B整体形成，并且包括第一和第二电介质基 座22A、22B。电介质材料层22是被提供作为SOI衬底 的部件的掩埋绝缘层20的保留部分 (见图IA和1B)。半导体纳米线32C的长度方向可以被选择以便包括在半导体纳米线32C的单晶半 导体材料的所有垂直晶面之中提供最大空穴迁移率或者最大电子迁移率的垂直平面。如果 半导体纳米线32C具有η型掺杂，则侧壁对可以平行于在构成半导体纳米线32C的单晶半 导体材料中所有垂直平面之中其空穴迁移率最大的垂直平面。相反，如果半导体纳米线32C 具有P型掺杂，则侧壁对可以平行于在构成半导体纳米线32C的单晶半导体材料中所有垂 直平面之中其电子迁移率最大的垂直平面。参考图5Α和5Β，应力产生材料层40L被沉积于半导体纳米线结构32和电介质材 料层22上。应力产生材料层40L包括与半导体纳米线结构32的材料和电介质材料层22 的材料不同的材料。应力产生材料层40L可以包括电介质材料、半导体材料、导电材料、或 者其组合。例如，应力产生材料层40L可以包括具有大于0. 3GPa大小的高固有应力的氮化 硅。应力产生材料层40L可以施加拉应力或者压应力至半导体纳米线32C，半导体纳米线 32C在垂直于半导体纳米线32C的长度方向的平面中被应力产生材料层40L所横向包封。 应力产生材料层40L的厚度优选小于半导体纳米线32C的底表面和直接位于下面的电介质 材料层22的顶表面之间的距离的一半，使得半导体纳米线32C下面的空间不用应力产生材 料层40L所插入。应力产生材料层40L的厚度典型地是从IOnm至500nm，尽管在此也考虑 更小或者更大的厚度。 参考图6A和6B，应力产生材料层40L被光刻构图以便形成第一应力产生部40A和 第二应力产生部40B。第一应力产生部40A形成于第一半导体垫32A和直接邻接于第一半 导体垫32A的半导体纳米线32C的端部上。第二应力产生部40B形成于第二半导体垫32B 和直接邻接于第二半导体垫32B的半导体纳米线32C的端部上。可以形成第一和第二应力 产生部40A、40B，例如，通过施加光致抗蚀剂(未被示出)于应力产生材料层40L上并且构 图所述光致抗蚀剂，跟随着通过去除应力产生材料层40L的被暴露的部分而将光致抗蚀剂 中的图案转移至应力产生材料层40L的蚀刻。几何上，应力产生材料层40L的被屏蔽的部 分，例如，在半导体纳米线32C的中间部的底表面上，可以通过偏移光致抗蚀剂的边缘并且 采用各向同性蚀刻而被去除以便对于构图的光致抗蚀剂的边缘区下面的应力产生材料层 40L形成底切。 由于应力产生材料层40L从半导体纳米线32C的中间部周围被去除，半导体纳米 线32C的中间部受到纵向应变。如果应力产生材料层40L产生压应力于邻接的结构上，则应力产生材料部40A、40B分别施加压应力至第一半导体垫32A和第二半导体垫32B。在该 情形中，第一半导体垫32A和第二半导体垫32B变为受到压应变。在压应变状态中，第一半 导体垫32A和第二半导体垫32B在两端都拉半导体纳米线32C，并且半导体纳米线32C受到 纵向拉应力并且逐步产生纵向拉应变，即变得沿半导体纳米线32C的长度方向以拉应变受 到应变。半导体纳米线32C上的纵向压应力伴随着纵向压应变。
作为替代，如果应力产生材料层40L在邻接的结构上产生拉应力，则应力产生材 料部40A、40B分别对于第一半导体垫32A和第二半导体垫32B施加拉应力。在该情形中， 第一半导体垫32A和第二半导体垫32B变为受到拉应变。在拉应变状态中，第一半导体垫 32A和第二半导体垫32B在两端推半导体纳米线32C，并且半导体纳米线32C受到纵向压应 力并且逐步产生纵向压应变，即变得沿半导体纳米线32C的长度方向以压应变受到应变。 半导体纳米线32C上的纵向拉应力伴随着纵向拉应变。参考图7A和7B，栅极电介质36形成于第一和第二应力产生材料部40A、40B之间 的半导体纳米线32C的被暴露的表面上。栅极电介质36直接形成于半导体纳米线32C的 中间部上而半导体纳米线受到纵向应变，或者压或者拉。因而，半导体纳米线32C的中间部 的长度小于或者大于在缺少任何纵向应变中半导体纳米线32C的中间部的平衡长度。栅极 电介质36的原子和半导体纳米线32C的中间部的原子之间的原子接合在栅极电介质36C 形成期间被建立而半导体纳米线32C的中间部受到纵向应变。在一情形中，栅极电介质36包括通过半导体纳米线32C的外部的热转换而形成的 电介质材料，例如氧化硅或者氮化硅。热氧化、热氮化、等离子体氧化、等离子体氮化、或者 其组合可以被采用以便形成栅极电介质36。在该情形中，栅极电介质36仅形成于半导体纳 米线32C的中间部的被暴露的表面上。栅极电介质36的厚度可以是从大约0. Snm至大约 10nm，并且典型地是从大约1. Inm至大约6nm。在另一情形中，栅极电介质36可以包括具有介电常数大于3. 9(即氧化硅的介电 常数)的高k电介质材料。高k电介质材料可以包括包含金属和氧的电介质金属氧化物。 优选，高k材料的介电常数大于或者是大约4. O。更加优选高k电介质材料的介电常数大 于氮化硅的介电常数(大约7. 5)。甚至更加优选高k电介质材料的介电常数大于8. O。在 本领域中还已知高k电介质材料是高k栅极电介质材料，它们包括电介质金属氧化物，其 合金的氧化物，和其合金的硅酸盐。示范性的高k电介质材料包括Hf02、&02、La203、Al203、 TiO2, SrTiO3> LaA103、Y203、HfOxNy、ZrOxNy、La2OxNy、Al2OxNy、TiOxNy、SrTiOxNy、LaAIOxNy、 Y20xNy、其硅酸盐和其合金的氧化物或氮氧化物。各χ值是独立的从大约0. 5至大约3并 且各值y是独立的从O值大约2。选择性地，界面层(未被示出)，例如，氧化硅，可以在高 k电介质材料被沉积之前通过化学氧化或者热氧化而形成。在该情形中，栅极电介质36可 以形成为单个连续的栅极电介质层，其覆盖半导体纳米线结构32的顶表面和侧壁表面的 整体和包括第一和第二电介质基座22A、22B的电介质材料层22的所有被暴露的表面。在 该情形中，栅极电介质36的厚度可以是从大约Inm至大约6nm，并且可以具有在Inm量级上 或者小于Inm量级的有效氧化物厚度。参考图8A和8B，栅极电极38形成于栅极电介质36上和周围。通过在栅极电介质 36上形成栅极电极38而半导体纳米线32C的中间部受到纵向应变，半导体纳米线32C的受 到纵向应变的原子配置通过栅极电介质36和栅极电极38的组合被锁至受到应变的状态。换而言之，栅极电介质36和栅极电极38结构上支持半导体纳米线32C受到纵向应变。对 于半导体纳米线32C通过改变纵向应变的获得不同长度的任何趋势都被半导体纳米线32C 和栅极电介质36和栅极电极38的组件之间的原子排列而抵消和减小。栅极电极38包括导电材料，例如被掺杂的半导体材料、金属、金属合金、至少一金 属的导电化合物、或者其组合。优选，被沉积的栅极电极材料的厚度超过半导体纳米线32C 和电介质材料层22之间的距离的一半，使得第二栅极电极38仅包含在其内半导体纳米线 32C所在的一孔。在一实施例中，栅极电极38包括非晶或者多晶半导体材料，例如多晶硅、非晶硅、 硅锗合金、碳硅合金、碳硅锗合金，或者其组合。栅极电极38可以被原位掺杂，或者可以通 过后续的掺杂剂离子的离子注入而被掺杂。替代或者额外地，栅极电极38可以包括金属栅极材料，它包括金属导电材料。例 如，栅极电极38可以包括例如TaN、TiN、WN、TiAlN、TaCN，其它导电难熔金属氮化物，或其合 金的氮化物。金属栅极材料可以通过化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉 积(ALD)等而形成，并且包括导电难熔金属氮化物。在栅极电介质36包括高k栅极电介质 材料的情形中，金属栅极材料可以直接形成于栅极电介质36上。金属栅极材料的成份可以 被选择以便优化在半导体纳米线结构32中被后续形成的半导体装置的阈值电压。栅极电 极38可以包括金属栅极材料和半导体材料两者。
参考图9A和9B，第一应力产生部40A和第二应力产生部40B对于半导体纳米线 结构32、栅极电极38、和电介质材料层22被选择性地去除。例如湿法蚀刻或者干法蚀刻的 蚀刻工艺可以被采用以便去除第一和第二应力产生部40A、40B。优选，蚀刻对于栅极电介 质36是选择性的，使得栅极电极38的边缘周围的栅极电介质的钻蚀底切被最小化。在第 一和第二应力产生部40A、40B包括应力产生氮化硅材料并且电介质材料层22包括氧化硅 的情形中，热磷酸蚀刻可以被采用以便对于半导体纳米线结构32、栅极电极38、和电介质 材料层22选择性地去除第一和第二应力产生部40A、40B。半导体纳米线32C(见图8A和8B)和栅极电介质36之间的原子接合被固定而半 导体纳米线32C的中间部受到纵向应变，并且原子接合通过直接在栅极电介质36上随后形 成栅极电极38而在结构上稳定化。第一和第二应力产生部40A、40B的去除不改变半导体 纳米线32C的中间部中的纵向应变。因而，半导体纳米线32C的中间部受到固有的纵向应 变，即相对于没有外部应力被施加的自然状态的应变，既便在第一和第二应力产生部40A、 40B的去除之后。在一实施例中，第一和第二应力产生部40A、40B在去除之前对于邻接的结构施加 压应力。在该情形中，第一和第二应力产生部40A、40B的去除之前半导体纳米线32C的中 间部在纵向拉应变之下。因为纵向拉应变被栅极电介质36和栅极电极锁在适当位置，所以 既便在第一和第二应力产生部40A、40B的去除之后半导体纳米线32C的中间部也在纵向拉 应变之下。此外，由于纵向拉应变在半导体纳米线32C的中间部中在第一和第二应力产生 部40A、40B的去除之后仍小程度地重生，所以半导体纳米线32C的中间部中小量纵向拉应 变被转移至纳米线32C的端部，使得半导体纳米线32C的整体受到纵向拉应变并且具有固 有的纵向拉应力。半导体纳米线32C上纵向拉应变的方向用箭头示意性地示出，所以箭头 的方向指示施加至半导体纳米线32C的应力的方向。例如，半导体布线32C的纵向应变的中间部可以具有大于0. 3GPa的大小的固有拉应力。选择性地，电介质隔离体(未被示出)可以根据需要形成于例如栅极电极38的侧 壁上，以便控制要被形成的半导体纳米线晶体管的栅极电极38和源极和漏极区之间的重叠。采用栅极电极38作为离子注入掩模，第二导电类型的掺杂剂被注入半导体纳米 线32的被暴露的部分中。第一半导体垫32A和第二半导体垫32B被掺杂以第二导电类型 的掺杂剂，它们在此被称作垫源极部33A和垫漏极部37A。邻接垫源极部33A的半导体纳米 线32C的一端(见图8B)也被掺杂以第二导电类型的掺杂剂并且在此被称为纳米线源极部 33B。垫源极部33A和纳米线源极部33B具有第二导电类型的掺杂并且被共同称作源极区 33。邻接垫漏极部37A的半导体纳米线32C的另一端(见图8B)也被掺杂以第二导电类型 的掺杂剂并且在此被称为纳米线漏极部37B。垫漏极部37A和纳米线漏极部37B具有第二 导电类型的掺杂并且被共同称作漏极区37。未被注入第二导电类型的掺杂剂的半导体纳米 线32C的中间部(见图6B)具有第一导电类型的掺杂，并且在此被称作沟道区35。沟道区35横向邻接源极区33和漏极区37。沟道区35、源极区33、漏极区37、栅 极电介质36、和栅极电极38共同构成控制穿过半导体纳米线35、33B、37B的电流的流动的 半导体纳米线晶体管。源极区33和沟道区35之间的边界与覆盖半导体纳米线35、33B、37B 的栅极电极的边缘基本垂直重叠并且漏极区37和沟道区35之间的边界与栅极电极38的 另一边缘基本垂直重叠。参考图IOA和10B，中段(MOL)电介质材料层80形成于第一和第二半导体纳米线 晶体管上方。MOL电介质材料层80可以包括移动离子扩散阻障层(未被示出)，它包括阻 挡例如Na+和K+的移动离子的扩散的材料。移动离子扩散阻障层所采用的典型材料包括氮 化硅。MOL电介质材料层80可以包括例如，CVD氧化物，具有介电常数小于2. 8的旋涂低介 电常数材料，具有小于2. 8的介电常数的有机硅酸盐玻璃或者CVD低电介质材料，或者可以 被用于金属互连结构中的后端(BEOL)电介质层的任何其它电介质材料。例如，CVD氧化物 可以是未掺杂的硅酸盐玻璃(USG)，硼硅酸盐玻璃(BSG)，磷硅酸盐玻璃(PSG)，氟硅酸盐玻 璃(FSG)，硼磷硅酸盐玻璃(BPSG)，或者其组合。MOL电介质层80填充电介质材料层22和 半导体纳米线35、33B、37B之间的空间。MOL电介质层80是基本没有应力的电介质材料层，即不是应力产生层并且不对半 导体纳米线35、33B、37B施加压应力或者拉应力。为了本发明的目的，对于周围元件产生小 于0. IGPa大小的的电介质材料层被基本认为是没有应力的。优选施加至周围元件的应力 在大小上小于0. 3GPa。半导体纳米线35、33B、37B被嵌入在MOL电介质层80中。MOL电介 质层80的第一部分在部分半导体纳米线35、33B、37B下面，覆盖作为绝缘层的部分电介质 材料层22，并且横向邻接栅极电极38和第一电介质基座22A。MOL电介质层80的第二部分 在半导体纳米线35、33B、37B的另一部分下面，覆盖电介质材料层22的另一部分，并且横向 邻接栅极电极38和第二电介质基座22B。各种接触通路孔形成于MOL电介质层80中并且用导电材料填充从而形成各种接 触通路孔。具体地，至少一源极侧接触通路孔42A直接形成于垫源极部33A上，至少一漏极 侧接触通路孔42B直接形成于 漏极部37A上，并且至少一栅极侧接触通路孔48直接形成 于栅极电极38上。MOL电介质层80的顶表面、至少一源极侧接触通路孔42A、至少一漏极侧接触通路孔42B、和至少一栅极侧接触通路孔48在MOL电介质层80的平坦化和多余的导 电材料的去除之后可以基本共面。包括第一层金属布线(未被示出)的另外的金属互连结 构可以形成于MOL电介质层80上方。半导体纳米线晶体管包括位于半导体布线35、33B、37B的中心部的沟道区35，侧向邻接沟道区35并且包括垫源极部33A的源极区33(它是第一半导体垫32A(见图8B))， 和侧向邻接沟道区35并且包括垫漏极部37A的漏极区37 (它是第二半导体垫32B (见图 8B))。第一电介质基座22A垂直邻接第一半导体垫32A(见图8B)并且第二电介质基座22B 垂直邻接第二半导体垫32B(见图8B)。栅极电极38的底表面邻接电介质材料层22，电介 质材料层22是绝缘层。MOL电介质层80、至少一源极侧接触通路孔42A、和第一电介质基座22A包封垫源 极部33A，它是第一半导体垫32A (见图8)。MOL电介质层80、至少一漏极侧接触通路孔42B、 和第二电介质基座22B包封垫漏极部37A，它是第二半导体垫32B (见图8)。参考图IlA和11B，示出了对应于图9A和9B的本发明的另一实施例。在该实施例 中，第一和第二应力产生部40A、40B在去除之前对于邻接的结构施加拉应力。在第一和第 二应力产生部40A、40B的去除之前半导体纳米线32C的中间部在纵向压应变之下。因为纵 向压应变被栅极电介质36和栅极电极锁在适当位置，所以既便在第一和第二应力产生部 40A.40B的去除之后半导体纳米线32C的中间部也在纵向压应变之下。此外，由于纵向压应 变在半导体纳米线32C的中间部中在第一和第二应力产生部40A、40B的去除之后小程度重 生，所以半导体纳米线32C的中间部中小量纵向压应变被转移至纳米线32C的端部。半导 体纳米线32C的整体受到纵向压应变并且具有固有的纵向压应力。半导体纳米线32C上纵 向压应变的方向用箭头示意性地示出，所以箭头的方向指示施加至半导体纳米线32C的应 力的方向。例如，半导体布线32C的受到纵向应变的中间部可以具有大于0. 3GPa的大小的 固有压应力。虽然已经根据具体实施例描述了本发明，但是显见考虑到前面的描述，许多替代、 改进和变体对于本领域中的技术人员是显见的。因而，本发明旨在涵盖所有这样的落在本 发明和所附权力要求的范围和精神内的替代、改进和变体。
权利要求
一种半导体结构，包括与第一半导体垫和第二半导体垫邻接的半导体纳米线，其中所述半导体布线的中间部受到纵向应变；围绕所述受到纵向应变的所述半导体纳米线的中间部的栅极电介质；和嵌入所述第一和第二半导体垫的电介质材料层，其中所述电介质材料层基本没有应力。
2.根据权利要求1的半导体结构，还包括栅极电极，所述栅极电极包括导电材料并且 围绕所述栅极电介质。
3.根据权利要求2的半导体结构，还包括绝缘层，所述绝缘层包括第一电介质基座和 第二电介质基座并且在所述半导体纳米线下面，其中所述第一电介质基座邻接所述第一半 导体垫，所述第二电介质基座邻接所述第二半导体垫，并且所述栅极电极邻接所述绝缘层。
4.根据权利要求1的半导体结构，还包括位于所述半导体布线的所述中间部的沟道区；包括所述第一半导体垫并且邻接所述沟道区的源极区；和包括所述第二半导体垫并且邻接所述沟道区的漏极区。
5.根据权利要求4的半导体结构，其中所述源极区包括位于所述第一半导体垫中的垫 源极部和位于所述半导体纳米线中的纳米线源极部，并且其中所述漏极区包括位于所述第 二半导体垫中的垫漏极部和位于所述半导体纳米线中的纳米线漏极部。
6.根据权利要求4的半导体结构，其中所述源极区和所述沟道区之间的边界与覆盖所 述半导体纳米线的栅极电极的边缘基本垂直重叠，并且其中所述漏极区和所述沟道区之间 的边界与所述栅极电极的另一边缘基本垂直重叠。
7.根据权利要求4的半导体结构，其中所述沟道区具有第一导电类型的掺杂，其中所 述源极区和所述漏极区具有第二导电类型的掺杂，并且其中所述第二导电类型与所述第一 导电类型相反。
8.根据权利要求1的半导体结构，还包括嵌入于所述电介质材料层中并且接触所述第 一半导体垫的至少一源极侧接触通路孔和嵌入于所述电介质材料层中并且接触所述第二 半导体垫的至少一漏极侧接触通路孔。
9.根据权利要求8的半导体结构，其中所述电介质材料层的顶表面与所述至少一第一 接触通路孔的顶表面和所述至少一第二接触通路孔的顶表面基本共面。
10.根据权利要求8的半导体结构，还包括绝缘层，所述绝缘层包括第一电介质基座和 第二电介质基座并且在所述半导体纳米线下面，其中所述第一电介质基座邻接所述第一半 导体垫，并且所述第二电介质基座邻接所述第二半导体垫。
11.根据权利要求10的半导体结构，其中部分的所述电介质材料层位于部分的所述半 导体纳米线之下，覆盖部分的所述绝缘层，并且邻接栅极电极和所述第一电介质基座和所 述第二电介质基座之一。
12.根据权利要求10的半导体结构，其中所述电介质材料层、所述至少一源极侧接触 通路孔、和所述第一电介质基座包封所述第一半导体垫，并且其中所述电介质材料层、所述 至少一漏极侧接触通路孔、和所述第二电介质基座包封所述第二半导体垫。
13.根据权利要求1的半导体结构，其中所述受到纵向应变的所述半导体布线的中间部具有大于0. 3GPa大小的固有压应力。
14.根据权利要求1的半导体结构，其中所述受到纵向应变的所述半导体布线的中间 部具有大于0. 3GPa的大小的固有拉应力。
15.根据权利要求1的半导体结构，其中所述半导体纳米线，所述第一半导体垫，和所 述第二半导体垫包括单晶半导体材料。
16.根据权利要求1的半导体结构，其中所述半导体纳米线具有从lnm至20nm的横向 宽度。
17.一种半导体结构的形成方法，包括在衬底上形成半导体纳米线，其中所述半导体纳米线邻接于第一半导体垫和第二半导 体垫，并且其中所述半导体纳米线浮置于所述衬底上方；通过在所述第一半导体垫上形成第一应力产生材料部并且在所述第二半导体垫上形 成第二应力产生材料部而在所述半导体纳米线的中间部中引起纵向应变；直接于所述半导体纳米线的所述中间部上形成栅极电介质而所述中间部在所述纵向 应变之下；并且去除所述第一应力产生材料部和所述第二应力产生材料部，其中所述半导体纳米线的 所述中间部在所述第一应力产生材料部和所述第二应力产生材料部的去除之后受到纵向应变。
18.根据权利要求17的方法，还包括沉积应力产生材料层于所述半导体纳米线，所述第一半导体垫，和所述第二半导体垫 上；并且构图所述应力产生材料层，其中所述第一应力产生材料部和所述第二应力产生材料部 通过保留部分所述应力产生电介质材料层而形成。
19.根据权利要求17的方法，还包括在所述栅极电介质上形成栅极电极。
20.根据权利要求19的方法，其中所述半导体纳米线具有第一导电类型的掺杂，其中 所述方法还包括注入第二导电类型的杂质于所述第一半导体垫和所述第二半导体垫，并且 其中所述第二导电类型与所述第一导电类型相反。
21.根据权利要求19的方法，还包括形成源极区和漏极区，其中所述源极区的边缘位 于所述半导体纳米线中并且与所述栅极电极的边缘基本垂直重叠，并且所述漏极区的边缘 与所述栅极电极的另一边缘基本垂直重叠。
22.根据权利要求17的方法，还包括构图顶半导体层进入绝缘层上方的半导体连接部，其中所述半导体连接部邻接所述第 一半导体垫和所述第二半导体垫；并且蚀刻所述半导体连接部下面的所述绝缘层，由此所述半导体连接部浮置于所述绝缘层 上方。
23.根据权利要求22的方法，还包括通过构图所述绝缘层而形成第一电介质基座和第 二电介质基座，其中所述第一电介质基座邻接所述第一半导体垫，并且其中所述第二电介 质基座邻接所述第二半导体垫。
24.根据权利要求23的方法，还包括氧化所述第一半导体垫，所述第二半导体垫，和所述半导体连接部的外部；并且去除所述第一半导体垫，所述第二半导体垫，和所述半导体连接部的被氧化的部分，其 中所述第一半导体垫和所述第二半导体垫在尺寸上被减小，并且其中所述半导体连接部的 保留的部分构成所述半导体纳米线。
25.根据权利要求24的方法，其中所述半导体纳米线具有从lnm至20nm的横向宽度。
全文摘要
本发明公开了一种半导体结构及其形成方法。在两端具有两个半导体垫的半导体纳米线浮置于衬底上方。应力产生衬垫部形成于所述两个半导体垫上方，而所述半导体纳米线的中间部被暴露。栅极电介质和栅极电极形成于所述半导体纳米线的中间部的上方而所述半导体纳米线由于所述应力产生衬垫部在纵向应力之下。所述半导体纳米线的中间部在所述应力产生衬垫的去除之后在内置固有纵向应力之下，因为所述栅极电介质和栅极电极的形成将所述半导体纳米线锁在受到应变的状态中。源极和漏极区形成于所述半导体垫中以便提供半导体纳米线晶体管。中段(MOL)电介质层可以直接形成于所述源极和漏极垫上。
文档编号H01L21/336GK101859770SQ20101015943
公开日2010年10月13日 申请日期2010年3月31日 优先权日2009年4月3日
发明者刘小虎, 利迪贾·塞卡里克, 杜雷塞提·奇德姆巴拉奥 申请人:国际商业机器公司