专利名称：一种半导体功率器件的布局设计的制作方法
技术领域：
本发明涉及一种半导体功率器件的器件构造，例如沟槽金属氧化物半导体场效应管(trench Metal Oxide Semiconductor Field EffectiTransistor)、沟槽绝缘栅双极型晶体管(trench Insulating Gate BipolarTransistor)和超结金属氧化物半导体场效应管 (super-junction MetalOxide Semiconductor Field Effect Transistor)。特另ll涉及一种改善的可以减小张力的半导体功率器件的布局设计方法。
背景技术：
众所周知，在沟槽金属氧化物半导体场效应管的设计中，往往采用带状的单元结构(stripe cell)。这种结构的好处在于，一方面，具有较低的栅漏电荷Oigd)，从而可以提高开关速度(switching speed)；另一方面，可以使栅漏电荷与栅源电荷之间的比值小于 l(Qgd/Qgs< 1)，从而防止在DC/DC转换应用中出现短接现象。然而，现有技术中所揭示的这种具有带状单元结构的半导体功率器件结构具有一个致命的缺陷，即所有的栅沟槽走向都是沿同一个方向，这会导致芯片块具有过高的张力，尤其是当栅沟槽较深或者芯片块较大的时候，在栅沟槽中填充以掺杂的多晶硅层后会使得芯片块张力更高。图1所示为现有技术中所揭示的一种具有带状结构的沟槽金属氧化物半导体场效应管的布局设计，其中，多个横向栅沟槽105均具有水平走向。在该沟槽金属氧化物半导体场效应管中，终端区(termination area) 101形成于整个器件结构的周围并包含第一栅金属102作为金属场板(metalfield plate)。此外，第二栅金属103具有垂直走向，并通过栅焊盘(gat印ad) 104连接至所述第一栅金属102。图2A和图2B分别为图1中靠近终端区101和靠近所述第二栅金属103的局部放大图，即分别为图1中实线圆和虚线圆内的区域。在图2A中，位于有源区内的多个栅沟槽 105均具有横向走向，参考图2C所示图2A中沿A-B-C-D-E方向的剖视图，该沟槽金属氧化物半导体场效应管的源区和体区通过沟槽式源体接触区106和沟槽式体接触区108连接至源极金属110，同时，沟槽式栅接触区107延伸入接触栅沟槽109中，并连接至所述第一栅金属102。其中，所述第一栅金属102同时用作所述终端区101的金属场板。在图2B中，具有带状分布结构的栅沟槽105平均分布于所述第二栅金属103的两侧，并且，该些栅沟槽105具有相同的连接栅沟槽109和相同的沟槽式栅接触区107。如上所述，在图1中所示传统的具有带状单元结构的沟槽金属氧化物半导体场效应管的布局设计中，栅沟槽具有单一方向的走向(水平走向或垂直走向)，在填充以栅极氧化物和掺杂的多晶硅层后，会引起芯片块张力过高的问题，尤其当这些栅沟槽较深或芯片块较大时，这种张力过高所引起的问题会更加明显。当总的芯片块的张力传递至晶片时，会导致晶片发生变形以至于在淀积掺杂的多晶硅层后无法经受后续的工序。此外，这种芯片块张力过高的问题还可能导致可靠性故障。因此，在半导体功率器件领域中，尤其是在半导体功率器件的布局设计中，需要提出一种新颖的布局设计方法以解决上述的困难和设计局限。
发明内容
本发明克服了现有技术中存在的缺点，提供了一种改进的半导体功率器件的布局设计，从而有效地避免了芯片块产生张力过高的现象，有效地提高了器件的可靠性。根据本发明的实施例，提供了一种半导体功率器件，包括(a)多个横向沟槽，其为水平走向；和(b)多个纵向沟槽，其为垂直走向。在一些优选的实施例中，所述横向沟槽和所述纵向沟槽沿水平方向或沿垂直方向上交替分布。在一些优选的实施例中，所述横向沟槽和所述纵向沟槽同时沿水平方向和垂直方向交替分布。在一些优选的实施例中，所述半导体功率器件为沟槽金属氧化物半导体场效应管，其中所述横向沟槽和所述纵向沟槽作为该沟槽金属氧化物半导体场效应管的栅沟槽， 衬有栅极氧化物并填充以掺杂的多晶硅层。更优选地，该沟槽金属氧化物半导体场效应管还包括栅连接沟槽，该栅连接沟槽与所述横向沟槽和/或所述纵向沟槽相连。在一些优选的实施例中，所述半导体功率器件为沟槽绝缘栅双极型晶体管，其中所述横向沟槽和所述纵向沟槽作为该沟槽绝缘栅双极型晶体管的栅沟槽，衬有栅极氧化物并填充以掺杂的多晶硅层。更优选地，该沟槽绝缘栅双极型晶体管还包括栅连接沟槽，该栅连接沟槽与所述横向沟槽和/或所述纵向沟槽相连。在一些优选的实施例中，所述半导体功率器件为超结金属氧化物半导体场效应管，其中所述横向沟槽和所述纵向沟槽填充以电介质层，或衬有电介质层或外延层并填充以多晶硅层，见现有技术中美国专利号6, 740，931,7, 364，994,7, 410891和7，109110。本发明的优点是，在布局设计中，在一个器件中，横向沟槽和纵向沟槽沿一个方向或两个方向交替分布，有利于平衡产生于一个方向的张力。同时，当沟槽的长度较大时，引入栅连接沟槽，有利于降低栅极电阻(gateresistance，Rg)。
本发明的这些和其他实施方式的优点将通过下面结合附图的详细说明如后，其中图1为现有技术揭示的一种具有带状单元结构的沟槽金属氧化物半导体场效应管的布局分布图。图2A为图1中实线圆内的局部放大图。图2B为图1中虚线圆内的局部放大图。图2C为图2A中沿A-B-C-D-E截面的剖视图。图3为根据本发明的一个具体实施例的沟槽金属氧化物半导体场效应管的布局分布图。图4A为根据本发明的另一个具体实施例的沟槽金属氧化物半导体场效应管的布局分布图。图4B为图4A中虚线圆内的局部放大图。
图5为根据本发明的另一个具体实施例的沟槽金属氧化物半导体场效应管的布局分布图。
具体实施例方式图3揭示了根据本发明的一个优选的实施例的沟槽金属氧化物半导体场效应管的布局分布图。多个横向栅沟槽304和多个纵向栅沟槽305在水平方向上交替分布。终端区301位于该器件结构的周围并包含第一栅金属302作为金属场板。同时，第二栅金属303 沿垂直方向分布，并通过栅焊盘306连接至所述第一栅金属302。图4A揭示了根据本发明的另一个优选的实施例的沟槽金属氧化物半导体场效应管的布局分布图，其与图3所示结构的区别在于，在图4A中，进一步包括一个栅连接沟槽 307，其沿水平方向连接相邻的第二栅金属302’之间的纵向栅沟槽305’，当栅沟槽长度较大时，这种结构可以进一步降低纵向栅沟槽305’的栅极电阻Rg。图4B为图4A中虚线圆内的局部放大图，在所述第二栅金属302’的一边，所述栅连接沟槽307沿水平方向连接所述纵向栅沟槽305’ ；同时在所述第二栅金属302’的另一边，横向沟槽304’具有水平走向。图5揭示了根据本发明的另一个优选的实施例的沟槽金属氧化物半导体场效应管的布局分布图。多个横向栅沟槽504和多个纵向栅沟槽505同时沿水平方向和垂直方向上都交替分布，栅连接沟槽507连接所述纵向栅沟槽505，这种结构有利于进一步降低芯片块的张力。尽管在此说明了各种实施例，可以理解，在不脱离本发明的精神和范围内可以对本发明作出各种修改。例如，可以用本发明的方法形成其导电类型与文中所描述的相反的导电类型的各种半导体区域的结构，但所作出的修改应包涵在本发明要求保护的权利要求范围之内。
权利要求
1.一种半导体功率器件，包括 多个横向沟槽，其为水平走向；和多个纵向沟槽，其为垂直走向。
2.根据权利要求1所述的半导体功率器件，其中所述横向沟槽和所述纵向沟槽沿水平方向或沿垂直方向上交替分布。
3.根据权利要求1所述的半导体功率器件，其中所述横向沟槽和所述纵向沟槽同时沿水平方向和垂直方向交替分布。
4.根据权利要求1所述的半导体功率器件为沟槽金属氧化物半导体场效应管，其中所述横向沟槽和所述纵向沟槽作为该沟槽金属氧化物半导体场效应管的栅沟槽，衬有栅极氧化物层并填充以掺杂的多晶硅层。
5.根据权利要求1所述的半导体功率器件为沟槽绝缘栅双极型晶体管，其中所述横向沟槽和所述纵向沟槽作为该沟槽绝缘栅双极型晶体管的栅沟槽，衬有栅极氧化物层并填充以掺杂的多晶硅层。
6.根据权利要求4或5所述的半导体功率器件，还包括栅连接沟槽，该栅连接沟槽与所述横向沟槽和/或所述纵向沟槽相连。
7.根据权利要求1所述的半导体功率器件为超结金属氧化物半导体场效应管，其中所述横向沟槽和所述纵向沟槽填充以电介质层，或衬有电介质层或外延层并填充以多晶硅层。
全文摘要
本发明公开了一种改进的半导体功率器件的布局设计，在同一个器件中，横向栅沟槽和纵向栅沟槽在一个或两个方向上交替分布，这种结构有利于平衡产生于一个方向的张力。此外，本发明还包括栅连接沟槽用于连接纵向沟槽和/或横向沟槽，当栅沟槽的长度较大时，这种栅连接沟槽有利于进一步降低栅极电阻。
文档编号H01L29/423GK102315253SQ20101022269
公开日2012年1月11日 申请日期2010年6月30日 优先权日2010年6月30日
发明者谢福渊 申请人:力士科技股份有限公司