高压装置及形成此高压装置的方法

专利名称：高压装置及形成此高压装置的方法
技术领域：
本发明一般是有关于半导体电路的电场，且特别是有关于高压装置及形成此高压 装置的方法。
背景技术：
持续追求小型化、可携式及廉价的消费性电子装置的需求，已经促使电子制造厂 发展并制造以低电源供应电压操作且具有低功率消耗的集成电路(Integrated Circuits ； IC)。此些装置中有部分元件或许需要比上述的低电源供应电压更高的电压。例如，液晶显 示器(Liquid Crystal Display ；LCD)的驱动器(Drivers)可使用高压(High Voltage ；HV) 金属氧化物半导体(Metal-Oxide-Semiconductor ；M0S)晶体管(Transistors)来驱动 LCD 像素(Pixels)。高压金属氧化物半导体结构通常具有一通道区(Channel Region)及一漂移区 (Driff Region) 0漂移区的间距通常大于通道区的间距。当高压金属氧化物半导体装置的 汲极源极导通电阻(Drain-To-Source On Resistance)Rds。n需要降低时，可使用小的漂移区 间距或较高的汲极电流来降低上述的电阻。然而，小的漂移区间距将牺牲掉高压金属氧化 物半导体装置的崩溃电压(Breakdown Voltage)，导致可靠度的问题。

发明内容
本发明的目的是在提供一种高压装置及形成此高压装置的方法，通过增加高压装 置汲极与源极间的总接通电流，降低高压装置的汲极源极导通电阻Rds。n。在一实施例中，高压装置包含有设置在一基材中的第一掺杂型态的井区。第二掺 杂型态的第一井区设置在第一掺杂型态的井区中。一隔离结构至少部分地设置在第一掺杂 型态的井区中。一第一闸极电极设置在隔离结构与第二掺杂型态的第一井区之上。第二掺 杂型态的一第二井区设置在第一掺杂型态的井区中。第二掺杂型态的第二井区与第二掺杂 型态的第一井区之间具有一间隔。一第二间极电极设置在第二掺杂型态的第一井区与第二 掺杂型态的第二井区之间及之上。在第二实施例中，形成高压装置的方法包含形成设置在一基材中的第一掺杂型态 的井区。形成第二掺杂型态的一第一井区于第一掺杂型态的井区中。至少部分地形成一隔 离结构于第一掺杂型态的井区中。形成一第一闸极电极于隔离结构与第二掺杂型态的第一 井区之上。形成第二掺杂型态的一第二井区于第一掺杂型态的井区中，其中第二掺杂型态 的第二井区与第二掺杂型态的第一井区彼此被间隔开。设置一第二间极电极于第二掺杂型 态的第一井区与第二掺杂型态的第二井区之间及之上。本发明的优点在于，通过增加高压装置汲极与源极间的总接通电流，来降低高压 装置的汲极源极导通电阻Rds。n，避免可靠度的问题。本揭露中的实施例及其它实施例，并同其特征在以下的说明与附图中做更详细地 叙述。


为了能够对本揭露有较佳的理解，请参照上述的详细说明并配合相应的附图。要 强调的是，根据工业的标准常规，附图中的各种特征并未依比例绘示且仅用来做为说明之 用。事实上，为了讨论的清楚起见，可任意地放大或缩小各种特征的尺寸。相关附图内容说
明如下
图1绘示高压装置的第--例示性实施例的剖面示意图2绘示高压装置的第二二例示性实施例的剖面示意图3绘示显示高压装置的例示性实施例中汲极源极电流增加的例示性才的示意图4A至图4D绘示形成高压装置的方法的例示性实施例的剖面示意图5绘示包含集成电路设置在基板上的一例示性实施例的系统的示意图
主要附图标记说明
100 高压装置101 基材
103 埋藏井区105 井区
107 隔离结构109 井区
IlOa 井区IlOb井区
IlOc 井区IlOd 井区
111 掺杂区113a掺杂区
113b 掺杂区113c掺杂区
113d:掺杂区115a掺杂区
115b 掺杂区115c掺杂区
115d:掺杂区120a闸极电极
120b 闸极电极120c闸极电极
120d:间极电极120e闸极电极
130 介电结构135a接触插塞
135b 接触插塞135c接触插塞
135d 接触插塞135e接触插塞
135f 接触插塞140a金属层
140b 金属层140c金属层
140d 金属层140e金属层
140f 金属层200 高压装置
207 隔离结构210a 井区
210b 井区210c井区
211 掺杂区220a闸极电极
220b 闸极电极220f闸极电极
235g 接触插塞240a金属层
240b 金属层240c金属层
240d 金属层240e金属层
5
240f金属层241 介电结构
245a介层窗插塞250a 金属层
250b金属层401 基材
403 埋藏井区405 井区
407 隔离结构409 井区
410a 井区410b 井区
410c井区410d 井区
411 掺杂区413a 掺杂区
413b掺杂区413c 掺杂区
413d掺杂区415a 掺杂区
415b掺杂区415c 掺杂区
415d掺杂区420a 闸极电极
420b闸极电极420c 闸极电极
420d闸极电极420e 闸极电极
430 介电结构435a 接触插塞
435b接触插塞435c 接触插塞
435d接触插塞435e 接触插塞
435f接触插塞440a 金属层
440b金属层440c 金属层
440d金属层440e 金属层
440f金属层500 系统
501 基板502 集成电路
505 凸块Il 电流
12 电流13 电流
具体实施例方式第一传统高压金属氧化物半导体晶体管具有一隔离(Isolation)结构。此隔离 结构可例如为，位于上述传统高压装置的一闸极电极下的浅沟渠隔离(Shallow Trench Isolation ；STI)结构或硅区域氧化(Local Oxidation of Silicon ；LOCOS)结构。上述具 有位于闸极电极下的隔离结构的传统高压装置可具有一所需的崩溃电压。在现有技术中， 浅沟渠隔离结构或硅区域氧化结构具有落在数千埃(Angstroms)范围内的厚度。第二传统高压装置具有一绝缘间极场效应装置(Insulated Gate Field-Effect Device)结构。上述闸极场效应装置结构具有一汲极和源极。形成具有延伸井区的汲极，其 中此延伸井区具有一或多个交杂的相反传导型态的埋藏层(Buried Layers)。上述一或多 个埋藏层产生相关的多个平行传导通道(Parallel Conduction Channels)于上述井区的 延伸部分。基于以上所述，需要一种高压装置及形成此高压装置的方法。可理解的是，本说明以下提供许多不同的实施例或范例，用以施行本发明的不同 特征。特定的元件和配置的范例描述如下，借以简化本揭露。当然，此些仅做为范例而并非用来限制本发明。此外，为了简化及清楚说明起见，重复使用参考数字及/或符号于本揭露 的各实施例中，然而此重复本身并非规定所讨论的各实施例及/或配置之间必须有任何的 关联。再者，本揭露以下所述一特征位于、接合在及/或耦合在另一特征上的型态可包含， 特征间形成直接接触的实施例，也可包含额外的特征可形成于上述特征间，使得上述特征 间无直接接触的实施例。此外，空间相关的项目，例如，「较低」、「较高」、「水平」、「垂直」、「在 某某之上」、「在某某之下」、「向上」、「向下」、「上面」、「下面」，及其衍生物(如「水平地」、 「向下地」、「向上地」等等)相同，用以便于说明本揭露中一特征与另一特征之间的关系。此 些空间相关的项目欲用来涵盖包含此些特征的装置的所有可能方向。图1为一例示性高压装置的剖面示意图。在图1中，高压装置100可包含设置在 基材101中的第一掺质型态(例如，N型掺质)的井区105。在特定实施例中，高压装置100 可称为高压横向扩散金属氧化物半导体(HV Laterally Diffused MOS ；HV LDM0S)晶体管、 高压延伸汲极金属氧化物半导体(HV Extended Drain MOS ；HV EDM0S)晶体管或任何其它 高压装置。在特定实施例中，基材101可包含具有单晶型态(Single Crystal Form)、多 晶型态(Polycrystalline Form)或非晶型态(Amorphous Form)的硅(Silicon)或锗 (Germanium)的元素半导体；具有碳化硅(Silicon Carbide)、砷化镓(Gallium Arsenic)、 磷化镓(Gallium Phosphide)、磷化铟(Indium Phosphide)、砷化铟(Indium Arsenic)及锑 化铟(Indium Antimonide)其中至少一者的复合半导体材料；具有硅化锗(SiGe)、磷砷化 镓(GaAsP)、砷化铟铝(AlInAs)、砷化铝镓(AlGaAs)、砷化铟镓(GaInAs)、磷化铟镓(GaInP) 及砷磷化镓铟(GaInAsP)其中至少一者的合金半导体材料；任何其它适当的材料或上述材 料的组合。在一实施例中，合金半导体基材可为具有渐变的硅化锗特征的硅化锗合金，其 中硅与锗成分由渐变的硅化锗特征一定点的一比例变化至渐变的硅化锗特征另一定点的 另一比例。在另一实施例中，硅化锗合金形成在一硅基材上。在特定的实施例中，一硅化 锗合金可被与此硅化锗合金接触的其它材料机械性地应变(Mechanically Strained)。再 者，半导体基材可为绝缘层上半导体(Semiconductor On Insulator)，例如绝缘层上覆硅 (Silicon On Insulator ；S0I)或薄膜晶体管(Thin-Film-Transistor ；TFT) 在特定的范 例中，半导体基材可包含掺杂外延层(Doped Epi Layer)或埋藏层。在其它范例中，复合半 导体基材可具有多层结构，或此基材可包含多层复合半导体结构。井区105可称为漂移区。在特定的实施例中，井区105可包含与基材101相反的 掺质型态。在其它实施例中，井区105可包含高于基材101的掺质浓度。请参照图1，高压装置100可包含至少部分地设置在井区105之中的至少一隔离结 构107。隔离结构107可包含硅区域氧化结构、浅沟渠隔离结构及/或任何其它适当的隔离 结构。高压装置100可包含第二掺质型态(例如，P型掺质)的至少一井区，例如，井区 IlOa至110d。井区IlOa至IlOd可设置在井区105中。在井区IlOa至IlOd中，每一井区 可与其它井区彼此分隔。在特定的实施例中，井区IlOa至IlOd可具有高于井区105的掺 质浓度，及/或与井区105相反的掺质型态。高压装置100可包含至少一闸极电极，例如，闸极电极120a至120d。闸极电极 120a可设置在井区IlOa与隔离结构107之间及其上方。闸极电极120b至120d中的每一个可设置在井区IlOa至IlOd中任何二相邻的井区之间及其上方。在特定的实施例中，闸 极电极120a至120e可彼此互相耦合。在特定的实施例中，闸极电极120a至120e可包含多晶硅(Polysilicon)、硅锗 (Silicon-Germanium)、包含如钼(Mo)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮 化钽(TaN)、硅化镍(NiSi)、硅化钴(CoSi)的元素及化合的至少一金属材料、和/或本技术 领域习知的其它适当的传导材料。在其它的实施例中，闸极电极120a至120e可包含工作 函数金属层(Work Function Metal Layer)，使得其可提供具有N型金属(N-Type-Metal) 工作函数或P型金属(P-Type-Metal)工作函数的金属闸极。P型金属工作函数材料包含如 钌(Ruthenium)、钯(Palladium)jS (Platinum)Ji (Cobalt)、镍(Nickel)、及传导性的金 属氧化物(Metal Oxides)的成份，及/或其它适当材料。N型金属工作函数材料包含如铪 (Hafnium)、锆(Zirconium)、钛、钽、铝(Aluminum)、金属碳化物(Metal Carbides)(如碳化 铪(Hafnium Carbide)、碳化锆(Zirconium Carbide)、碳化钛(Titanium Carbide)及碳化 铝(Aluminum Carbide))、含铝复合物(Aluminides)的成分，和/或其它适当的材料。在特定的实施例中，闸极介电结构(未标示)可设置在闸极电极120a至120e之 中的每一个之下。闸极介电结构可具有单层或多层结构。在多层结构的实施例中，闸极介 电结构可包含界面层(Interfacial Layers)与高介电系数介电层。上述界面层可包含如 氧化硅(Silicon Oxide)、氮化硅(Silicon Nitride)、氮氧化硅(Silicon Oxynitride)、 其它介电材料及/或上述的组合的介电材料。高介电系数介电层可包含如二氧化铪 (Η 2)、硅氧化铪(HfSiO)、氮氧化硅铪(HfSiON)、氧化铪钽(HfTaO)、氧化钛铪(HfTiO)、 氧化锆铪(HfZrO)、其它适当高介电系数介电材料、及/或上述的组合的高介电系数介电 材料。高介电系数材料还可选自于金属氧化物、金属氮化物(Metal Nitrides)、金属硅 化物(Metal Silicates)、过渡金属氧化物(Transition Metal-Oxides)、过渡金属氮化 物(Transition Metal-Nitrides)、过渡金属硅酸盐(Transition Metal-Silicates)、 金属的氮氧化物(Oxynitrides of Metals)、金属铝酸盐(Metal Aluminates)、硅酸锆 (Zirconium Silicate)、锆铝酸盐(Zirconium Aluminate)、氧化硅、氮化硅、氮氧化硅、氧 化错(Zirconium Oxide)、氧化钛(Titanium Oxide)、氧化招(Aluminum Oxide)、二氧化 铪-氧化铝(Hf02-A1203)合金、其它适当材料、及/或上述材料的组合。在特定的实施例中，高压装置100可选择性地包含第一掺杂型态(例如，N型掺 质)的埋藏井区103。埋藏井区103可设置在基材101及井区105之间。在使用一 N型高 压装置的特定实施例中，埋藏井区103可具有与基材101相反的N型掺质。在特定的实施例中，高压装置100可选择性地包含第二掺杂型态(例如，P型掺 质)的井区109。井区109可设置在埋藏井区103及井区105之间。井区109可与井区 IlOa耦合。在图1所示的剖面示意图中，井区109可短于埋藏井区103。在使用N型高压 装置的实施例中，井区109可具有与埋藏井区103相反的P型掺杂。需注意的是，以上所述 的埋藏井区103、井区105、井区109及/或井区IlOa至IlOd的掺质型态及/或位置是仅 作为例示性的。本领域普通技术人员将可将其润饰以完成所需的高压装置。请参照图1，高压装置100可包含第一掺质型态(例如，N型掺质)的掺杂区111。 掺杂区111可设置在井区105中。在使用N型高压装置的实施例中，掺杂区111可具有与 井区105—致的N型掺质。掺杂区111可称为高压装置100的汲极区。应用于形成N型高压装置的实施例中，掺杂区111可具有如砷(As)、磷(P)、其它第五族(Group V)元素、或上 述元素的任何组合的掺质。应用于形成P型高压装置的实施例中，掺杂区111可具有如硼 (B)、其它三族(Group III)元素、或上述元素的任何组合的掺质。在操作高压装置100的实施例中，掺杂区111可接收第一电压(例如，介于约10 伏特(V)至约100伏特之间)。井区IlOa可接收小于第一电压的第二电压(例如，接地电 压(Ground Voltage)或0伏特)。闸极电极120a可接收能够打开位于闸极电极120a之下 的通道的第三电压。透过施加电压于上述掺杂区111、井区IlOa与门极电极120a，第一电 子流(Electronic Current)可从井区IlOa经过井区105而流至掺杂区111。在特定实施例中，井区IlOb至IlOd之中的每个井区可接收小于上述第一电压的 第二电压(例如，接地电压或O伏特)。而闸极电极120b至120e之中的每个闸极电极，可分 别接收能够打开对应位于闸极电极120b至120e之中的每个闸极电极之下的通道的第三电 压。例如，透过施加电压于上述掺杂区111、井区IlOb与门极电极120b，第二电子流可从井 区IlOb经过井区105与埋藏井区103而流至掺杂区111。类似地，额外的电子流可分别从井 区110(及110(1，经过井区105与埋藏井区103而流至掺杂区111。随着电子流从井区IlOa 至IlOd流至掺杂区111，可增加高压装置100的总接通电流(Total On-StateCurrent)。 通过增加高压装置100的总接通电流，可如所需地降低高压装置100的汲极源极导通电阻
Rdson0在特定的实施例中，掺杂区113a至113d以及115a至115d可分别设置在井区IlOa 至IlOd之中。掺杂区115a至115d可具有例如，与井区IlOa至IlOd相同的掺质型态。掺杂 区113a至113d可具有与井区IlOa至IlOd相反的掺质型态。掺杂区113a至113d可称为 高压装置100的源极区。在特定的实施例中，掺杂区111、113a至113d及115a至115d可包 含硅化物结构(未绘示)。此硅化物结构可包含如硅化镍(NiSi)、硅化镍钼(NiPtSi)、硅化 镍钼锗(NiPtGeSi)、硅化镍锗(NiGeSi)、硅化镱(;YbSi)、硅化钼(PtSi)、硅化铱(IrSi)、 硅化铒(ErSi)、硅化钴(CoSi)、其它适当材料、及/或上述的组合的材料。在施加电压于井区110￡1至110(1、闸极电极120a至120e以及掺杂区111的特定实 施例中，接触插塞(Contact Plug) 135a可设置在介电结构130中。接触插塞135a可电性 耦合至掺杂区111。接触插塞135b可电性耦合至闸极电极120a。接触插塞135c至135f 可分别电性耦合至掺杂区113a至113d以及115a至115d。在特定的实施例中，对接插塞 (Butting Contacts)(未标示)可分别设置在接触插塞135c至135f与掺杂区113a至113d 以及115a至115d之间。介电结构130可包含如氧化物、氮化物、氮氧化物、低介电系数材 料、超低介电系数材料、或上述的任意组合的材料。在特定的实施例中，接触插塞135a至 135f可包含如钨、铝、铜、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、其它适当的传导材料及/ 或上述的组合的材料。请参照图1，金属层140a至140f可设置在介电结构130之上，并分别电性耦合至 接触插塞135a至135f。在特定的实施例中，金属层140a至140f可包含如钨、铝、铜、钛、 钽、氮化钛、氮化钽、硅化镍、硅化钴、其它适当的传导材料及/或上述的组合的材料。在以 约100伏特或更低的电压操作高压装置100的实施例中，金属层140a及140b在闸极电极 120a及/或120b底下的通道方向上是实质自由地延伸。金属层140a及140b可在与上述 通道方向垂直的方向上延伸。
9
图2是一高压装置的第二例示性实施例的剖面示意图。在图2中，与图1所绘示 的高压装置100相同特征相对应的高压装置200的特征，是以相对应的参考数字加上100
来表不。请参照图2，闸极电极220f可设置在隔离结构207之上。闸极电极220f可通过接 触插塞235g而电性耦合至金属层240a。在特定的实施例中，金属层240a及240b可在与闸 极电极220a及/或220b底下的通道方向相同的方向上延伸。金属层240a及240b的边缘 可朝隔离结构207的中心延伸。在特定的实施例中，介电结构241可设置在金属层240a至240f之上。介层窗插塞 (Via Plugs) 245a及245b可设置在介电结构241中，并分别电性耦合金属层240a及240b 与金属层250a及250b。在特定的实施例中，金属层250a及250b可沿着闸极电极220a及 /或220b底下的通道方向延伸。金属层250a及250b的边缘还可朝隔离结构207的中心延 伸。通过延伸金属层240a至240b及/或250a至250b，高压装置200的崩溃电压可为约 100伏特或更高，例如高达约1200伏特。图3是绘示显示高压装置200的汲极源极电流(Drain-To-Source Current)增加 的模拟结果的示意图。在图3中，垂直轴表示在特定深度流经高压装置200的电流，单位为 安培/平方公分(A/cm2)。水平轴表示在高压装置200中，上述电流所流经的深度，单位为 微米(ym)。上述图3是沿着图2中剖面线A的模拟。在图3中，电流Il可在掺杂区211 与井区210a之间流动。电流Il可集中在靠近隔离结构207的底表面。电流12及13可分 别在井区210b与掺杂区211之间以及井区210c与掺杂区211之间流动。电流12及13可 集中在距离隔离结构207的底表面些许距离之处。电流12及13可增加高压装置200的总 电流，借此超越仅有电流Il时的总电流。通过增加高压装置200的总接通电流，可如所需 地降低高压装置200的汲极源极导通电阻Rds。n。图4A至图4D是介绍形成一例示性高压装置的例示性方法的剖面示意图。在图4A 至图4D中，以配合参照图4A至图4D所描述的方法所形成，且与图1所绘示的高压装置100 相同特征相对应的高压装置的特征，是以高压装置100中相对应的参考数字加上300来表示。在图4A中，埋藏井区403可形成于基材401中。井区405可形成于基材401中， 且位于埋藏井区403之上。在特定的实施例中，埋藏井区403与井区405可利用如离子植 入法(Ion Implantation)及 / 或快速热制程(Rapid Thermal Process ；RTP)的任合适当 的制程来形成，借此活化(Activate)掺杂区。请参照图4B，井区409可形成在埋藏井区403与井区405之间。至少一井区(例 如，井区410a至410d)可形成于井区405之中。在井区410a至410d中，每个井区与其它 井区之间可被间隔开。井区410a可电性耦合至井区409。隔离结构407可形成在井区405 之上。在特定的实施例中，井区409及410a至410d可利用如离子植入法及/或快速热制 程的任合适当的制程来形成，借此活化掺杂区。隔离结构407可例如以浅沟渠隔离制程、硅 区域氧化制程、及/或其它形成隔离结构的适当方法来形成。举例来说，浅沟渠隔离结构的 形成可包含以传统的微影(Photolithography)制程来图案化半导体基材，其中微影制程 包含在基材中蚀刻一沟渠(例如，使用干式蚀刻(Dry Etching)、湿式蚀刻(Wet Etching)及/或电浆蚀刻(Plasma Etching)制程)、及以一介电材料填充上述的沟渠(例如，使用化 学气相沉积(Chemical Vapor D印osition ;CVD)制程)。在特定的实施例中，被填充的沟 渠可具有如填充有氮化硅或氧化硅的热氧化衬垫(Thermal Oxide Liner)层的多层结构。请参照图4C，掺杂区411可形成于井区405之内。掺杂区413a至413d及415a至 415d可分别形成于井区410a至410d之中。在特定的实施例中，掺杂区411及413a至413d 可用单一植入制程来形成。掺杂区411、413a至413d及415a至415d可利用如离子植入法 及/或快速热制程的任合适当的制程来形成，借此活化掺杂区。闸极电极420a可形成在井区410a及隔离结构407之间与之上。在闸极电极420b 至420d中，每个闸极电极可形成在井区410a至410d中任二相邻的井区之间与之上。在特 定的实施例中，闸极电极420a至420e可与其中每一个闸极电极彼此电性耦合。在特定的实施例中，闸极电极420a至420e可形成在闸极介电结构(未绘示) 之上。闸极电极420a至420e可用如原子层沉积(ALD)、化学气相沉积、湿式氧化法(Wet Oxidation)、物理气相沉积(PVD)、远距离电浆化学气相沉积(RPCVD)、电浆增强化学气相 沉积(PECVD)、有机金属化学气相沉积(MOCVD)、溅镀(Sputtering)、电镀(Plating)、其它 适当制程、及/或上述的组合的任何适当制程来形成。在特定的实施例中，硅化物结构可形 成在闸极电极420a至420e之上。硅化制程(Silicidation Process)在一升高的温度下 可使得沉积的金属材料以与门极电极产生反应，其中升高的温度是根据所选择的特定材料 来决定。上述制程亦称为退火(Annealing)，上述制程可包含快速热制程。产生反应的硅化 物可需要单一步骤的快速热制程或多步骤的快速热制程。请参照图4D，介电结构430可形成在闸极电极420a至420e之上。接触插塞435a 至435f可形成在介电结构430之中，且分别电性耦合至掺杂区411、闸极电极420a与掺杂 区415a至415d。金属层440a至440f可形成在介电结构430之上，并分别电性耦合至接触 插塞435a至435f。介电结构430可通过使用化学气相沉积、原子层沉积、物理气相沉积、其它适当制 程或上述制程的组合来沉积一介电材料而形成。接触插塞435a至435f的形成可例如以 微影制程图案化介电层430，其中微影制程包含在介电层430中蚀刻一接触窗洞(Contact Hole)(例如，使用干式蚀刻、湿式蚀刻及/或电浆蚀刻制程)、及以至少一金属材料填充上 述的接触窗洞(例如，使用化学气相沉积制程)。金属层440a至440f可例如通过使用化学气相沉积、原子层沉积、物理气相沉积、 及/或适当制程来沉积一金属材料于介电层430之上而形成。可执行微影制程与蚀刻制程 以图案化金属材料，进而定义金属层440a至440f。在特定实施例中，额外的介电材料、介层窗插塞、金属区(Metallic Regions)、及 /或金属线可形成在金属层440a至440f上以做为内连线(Interconnection)。介层窗插 塞、金属区、及/或金属线可包含如钨、铝、铜、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、其它 适当的传导材料、及/或上述的组合的材料。介层窗插塞、金属区、及/或金属线可利用如 沉积、微影、蚀刻、及/或上述的组合的任何制程来形成。图5是绘示包含集成电路设置在基板上的一例示性实施例的系统的示意图。在 图5中，系统500可包含设置在基板501之上的集成电路502。基板501可包含一印刷电 路板(Printed Circuit Board ;PCB)、印刷接线板(Printed Wiring Board)及 / 或能够承载集成电路的其它负载物(Carrier)。集成电路502可分别包含以上配合图1及图2所述 的高压装置100及/或200。集成电路502可电性耦合至基板501。在特定的实施例中， 集成电路502可经由凸块(Bumps)505而电性耦合至基板501。在其它的实施例中，集成电 路502可经由线接合(Wire Bonding)而电性耦合至基板501。系统500可为如计算机、 无线通讯装置(Wireless Communication Devices)、计算机相关夕卜围(Computer-Related Peripherals)、娱乐装置(Entertainment Devices)或类似装置的电子系统的一部分。在特定的实施例中，包含集成电路502的系统500可在一集成电路上提供一 完整的系统，亦即所谓单芯片系统(System On a Chip ；S0C)或集成电路系统(System On Integrated Circuit ;S0IC)装置。单芯片系统装置可例如提供应用于手机(Cell Phone)、个人数据助理(Personal Data Assistant)、数字录放机(Digital VCR)、数字相机 (Digital Camera)、MP3播放器(MP3 Player)或单一集成电路中的类似装置的所有电路系 统(Circuitry)。上述大略描述多个实施例的特征，以使得本领域普通技术人员能够更了解本揭露 的观点。本领域普通技术人员将可体会到，其可使用本揭露作为基础可设计或修改其它制 程与结构，以达到本揭露所介绍的实施例的相同目的及/或获得其优点。本领域普通技术 人员亦可了解到在不脱离本揭露的精神及范围的等价的架构，以及在不脱离本揭露的精神 及范围内，当可作各种的更动、替代和润饰。
权利要求
1.一种高压装置，其特征在于，包含一第一掺杂型态的一井区，设置在一基材中； 一第二掺杂型态的一第一井区，设置在该第一掺杂型态的该井区中； 一隔离结构，至少部分地设置在该第一掺杂型态的该井区中； 一第一闸极电极，设置在该隔离结构与该第二掺杂型态的该第一井区之上； 该第二掺杂型态的一第二井区，设置在该第一掺杂型态的该井区中，其中该第二掺杂 型态的该第二井区与该第二掺杂型态的该第一井区之间彼此被间隔开；以及一第二间极电极，设置在该第二掺杂型态的该第一井区与该第二掺杂型态的该第二井 区之间及之上。
2.如权利要求1所述的高压装置，其特征在于，还包含该第一掺杂型态的一掺杂区，设置在该第一掺杂型态的该井区中； 该第一掺杂型态的一埋藏井区，设置在该第一掺杂型态的该井区之下；以及 该第二掺杂型态的一第三井区，设置在该第一掺杂型态的该井区与该第一掺杂型态的 该埋藏井区之间，其中该第二掺杂型态的该第三井区电性耦合至该第二掺杂型态的该第一 井区。
3.如权利要求2所述的高压装置，其特征在于，该埋藏井区较长于该第三井区。
4.如权利要求2所述的高压装置，其特征在于，该第一掺杂型态的该掺杂区设定来接 收一第一电压，该第二掺杂型态的该第一井区与该第二掺杂型态的该第三井区设定来接收 小于该第一电压的一第二电压，且该第一间极电极与该第二间极电极设定来接收一第三电 压，该第三电压用以分别打开位于该第一间极电极和该第二间极电极之下的一第一通道和 一第二通道，借此使得一第一电流经过该第一掺杂型态的该井区而在该第二掺杂型态的该 第一井区与该第一掺杂型态的该掺杂区之间流动，且使得一第二电流经过该第一掺杂型态 的该井区以及该第一掺杂型态的该埋藏井区而在该第二掺杂型态的该第二井区与该第一 掺杂型态的该掺杂区之间流动。
5.如权利要求4所述的高压装置，其特征在于，还包含该第二掺杂型态的至少一第四井区，设置在该第一掺杂型态的该井区中，该第二掺杂 型态的该至少一第四井区与该第二掺杂型态的该第二井区之间彼此被间隔开；以及至少一第三间极电极，设置在该第二掺杂型态的该第二井区中与该第二掺杂型态的该 至少一第四井区之间及之上；其中该第二掺杂型态的该至少一第四井区设定来接收该第二电压，且该至少一第三闸 极电极设定来接收该第三电压，该第三电压用以打开位于该至少一第三间极电极之下的一 第三通道，借此使得一第三电流经过该第一掺杂型态的该井区与该第一掺杂型态的该埋藏 井区而在该第二掺杂型态的该至少一第四井区与该第一掺杂型态的该掺杂区之间流动。
6.如权利要求1所述的高压装置，其特征在于，还包含至少一第一金属层，设置在该第一间极电极之上，且与该第一间极电极电性耦合，其中 该至少一第一金属层沿着位于该第一间极电极之下的一通道的一方向延伸；至少一第二金属层，设置在该第一掺杂型态的一掺杂区之上，且与该第一掺杂型态的 该掺杂区电性耦合，其中该第一掺杂型态的该掺杂区设置在该第一掺杂型态的该井区之 中，该至少一第二金属层沿着位于该第一闸极电极之下的该通道的该方向延伸；以及一第四闸极电极，位于该隔离结构之上，其中该第四闸极电极电性耦合至该至少一第二金属层。
7.一种形成一高压装置的方法，其特征在于，包含 形成位于一基材中的一第一掺杂型态的一井区；形成一第二掺杂型态的一第一井区于该第一掺杂型态的该井区中； 至少部分地形成一隔离结构于该第一掺杂型态的该井区中； 形成一第一闸极电极于该隔离结构与该第二掺杂型态的该第一井区之上； 形成该第二掺杂型态的一第二井区于该第一掺杂型态的该井区中，其中该第二掺杂型 态的该第二井区与该第二掺杂型态的该第一井区彼此被间隔开；以及形成一第二间极电极于该第二掺杂型态的该第一井区与该第二掺杂型态的该第二井 区之间及之上。
8.如权利要求7所述的形成该高压装置的方法，其特征在于，还包含形成设置在该第一掺杂型态的该井区之中的该第一掺杂型态的一掺杂区； 形成设置在该第一掺杂型态的该井区之下的该第一掺杂型态的一埋藏井区；以及 形成该第二掺杂型态的一第三井区，其中该第二掺杂型态的该第三井区设置在该第一 掺杂型态的该井区与该第一掺杂型态的该埋藏井区之间，该第二掺杂型态的该第三井区电 性耦合至该第二掺杂型态的该第一井区。
9.如权利要求7所述的形成该高压装置的方法，其特征在于，还包含形成该第二掺杂型态的至少一第四井区，其中该第二掺杂型态的该至少一第四井区设 置在该第一掺杂型态的该井区中，该第二掺杂型态的该至少一第四井区与该第二掺杂型态 的该第二井区之间彼此被间隔开；以及形成至少一第三间极电极，其中该至少一第三间极电极设置在该第二掺杂型态的该第 二井区与该第二掺杂型态的该至少一第四井区之间及之上。
10.如权利要求7所述的形成该高压装置的方法，其特征在于，还包含形成至少一第一金属层，其中该至少一第一金属层设置在该第一间极电极之上，且与 该第一间极电极电性耦合，该至少一第一金属层沿着位于该第一间极电极之下的一通道的 一方向延伸；形成至少一第二金属层，其中该至少一第二金属层设置在该第一掺杂型态的一掺杂区 之上，且与该第一掺杂型态的该掺杂区电性耦合，该第一掺杂型态的该掺杂区设置在该第 一掺杂型态的该井区之中，该至少一第二金属层沿着位于该第一间极电极之下的该通道的 该方向延伸；以及一第四闸极电极，形成位于该隔离结构之上，其中该第四闸极电极电性耦合至该至少一第二金属层。
全文摘要
本发明公开了一种高压装置及形成此高压装置的方法，其中该高压装置包含有设置在一基材中的第一掺杂型态的井区。第二掺杂型态的第一井区设置在第一掺杂型态的井区中。一隔离结构至少部分地设置在第一掺杂型态的井区中。一第一闸极电设置在隔离结构与第二掺杂型态的第一井区之上。第二掺杂型态的一第二井区设置在第一掺杂型态的井区中。第二掺杂型态的第二井区与第二掺杂型态的第一井区之间具有一间隔。一第二闸极电极设置在第二掺杂型态的第一井区与第二掺杂型态的第二井区之间及之上。
文档编号H01L21/336GK102117807SQ201010222750
公开日2011年7月6日 申请日期2010年6月30日 优先权日2010年1月5日
发明者姚智文, 杨富智, 柳瑞兴, 段孝勤, 沈佳青, 蔡俊琳, 郑志昌, 黄柏晟 申请人:台湾积体电路制造股份有限公司