专利名称：封装基板及其形成方法
技术领域：
本发明涉及一种封装基板，特别涉及一种具有模注口(mold gate)区的封装基板。
背景技术：
封装体中常使用金(gold)形成内部的导电通路，例如封装基板上的焊盘区。可于所封装的芯片与封装基板之间打线以使电性信号于封装基板与芯片之间传递。然而，金的价格非常昂贵且日渐稀少，为了节省地球资源的损耗与降低封装体的制作成本。业界亟需减少金的用量的技术。
发明内容
为克服现有技术中的缺陷，本发明一实施例提供一种封装基板，包括一基板；一第一导电图案，位于该基板之上且具有一第一厚度；一第二导电图案，位于该基板之上且具有一第二厚度，该第二厚度大于该第一厚度，且该第一导电图案的材质相同于该第二导电图案的材质；至少一第一电镀导线，位于该基板之上且电性接触至少部分的该第一导电图案；以及至少一第二电镀导线，位于该基板之上且电性接触至少部分的该第二导电图案，其中该第一电镀导线的电阻值大于该第二电镀导线的电阻值。本发明一实施例提供一种封装基板的形成方法，包括提供一基板；于该基板上形成至少一第一电镀区；于该基板上形成至少一第二电镀区；形成一第一电镀导线，电性接触该第一电镀区；形成一第二电镀导线，电性接触该第二电镀区，其中该第二电镀导线的电阻值小于该第一电镀导线的电阻值；将该基板放置于一电镀液中，该电镀液包括一金属离子；以及分别通过该第一电镀导线及该第二电镀导线而对该第一电镀导线及该第二电镀导线同时施加一电流，使该金属离子分别电镀于该第一电镀区上及该第二电镀区上而分别于该第一电镀区上及该第二电镀区上形成一第一导电图案及一第二导电图案，其中该第二导电图案的厚度大于该第一导电图案的厚度。本发明实施例提供可于同一道电镀工艺中便能于基板上形成出厚度不一的导电图案的方法，可大幅减少工艺时间与成本，其中尤以欲电镀的导电图案的材质为贵金属时的经济效应更为显著。为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合附图，进行详细说明。
图IA显示本案发明人所知的一种封装基板的俯视图。图IB显示图IA的封装基板沿着切线B’ -B，的剖面图。图2显示根据本发明一实施例的封装基板的俯视图。图3A-图3C显示图2的封装基板沿着切线3-3’的一系列工艺剖面图。图4A-图4J显示根据本发明多个实施例的电镀导线的俯视图。
4
其中，附图标记说明如下；
100,200 基板；
102 模注口区；
102a、10 图案化导电层
102b、104b 金层；
104 焊盘区；
106,206 区域；
108,208 芯片；
110,210 焊线；
202,204 导电图案；
202a、204a 电镀区；
202b,204b 金属层；
L1、L2 电镀导线；
tl、t2、t3、t4 厚度。
具体实施例方式以下以实施例并配合附图详细说明本发明，应了解的是以下的叙述提供许多不同的实施例或例子，用以实施本发明的不同样态。以下所述特定的元件及排列方式尽为本发明的简单描述。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不一定代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。且在附图中，实施例的形状或是厚度可扩大，以简化或是方便标示。再者，图中未示出或描述的元件，为所属技术领域中的普通技术人员所知的形式。在进入本发明实施的说明之前，配合附图中图IA-图IB说明本案发明人所发现的问题。图IA显示本案发明人所知的一种封装基板的俯视图。图IB显示图IA的封装基板沿着切线B’ -B’的剖面图。如图IA及图IB所示，封装基板可包括基板100，其上可具有多个区域106。每一区域106中包括至少一焊盘区104。区域106可用以设置芯片108，并可于芯片108上的电极(未显示)与焊盘区104之间形成焊线110(见图1B)而使电性信号得以于芯片108与封装基板之间传递。通常，封装基板的底部还可选择性形成焊球，并通过焊球而与其他电子元件整合。基板100还包括模注口区102，其一般包括一金层。当将多个芯片108分别设置于对应的区域106上，并形成焊线110之后，于芯片、焊盘区104、及焊线110上设置模具，并通过模注口将封装胶体注入模具中以形成保护层。由于模注口区102的金层与封装胶体间的接合性较差，因而可方便注胶后的后续工艺的进行。请参照图1B，一般焊盘区104及模注口区102的形成方式是采用电镀的方式。例如，可先于基板100上形成图案化导电层10 及图案化导电层l(Ma。图案化导电层10 及图案化导电层10 可通过形成于基板100上或中的电镀导线而分别电性连接至基板100上的电极(未显示)。接着，可将基板100放置于含有金离子的电镀液中，并经由电极而对图案化导电层10 及图案化导电层10 施加电流。接着，通过电化学反应，镀液中的金离子可于图案化导电层10 及图案化导电层10 上沉积，因而形成金层10 及金层104b， 其中金层102b与金层104b具有相同的厚度。图案化导电层10 及金层102b共同形成模注口区102，而图案化导电层10 及金层104b共同形成焊盘区104。因此，模注口区102 的厚度tl大抵等于焊盘区104的厚度t2。焊盘区104因需通过打线工艺而于其上形成与芯片电性连接的焊线110，因此焊盘区104的金层104b需具有足够的厚度以使打线工艺得以顺利进行。然而，对于模注口区 102而言，金层102b主要用以提供与封装胶体接合力较差的表面，其厚度不需像焊盘区104 的金层104b具有较高的厚度。然而，以上述工艺形成模注口区102及焊盘区104时，将使厚度需求不高的模注口区102仍具有如焊盘区104 —般厚的金层。再者，模注口区102所占的面积，一般为基板100上所有镀金区域的约70%以上。如此，将有相当高含量的金离子耗费在实际金需求不高的的模注口区102上，将使金电镀液的消耗量增加，大大提高工艺成本。为了避免电镀液中的金离子白白耗费在实际金需求不高的模注口区102上，或可先使用图案化干膜将欲形成焊盘区104的部分(即，图案化导电层104a)盖住而使图案化导电层10 露出，接着于图案化导电层10 上电镀厚度较薄的金层102b以完成模注口区 102的制作。接着，剥除干膜，并另形成一图案化干膜以盖住模注口区102而使图案化导电层10 露出。接着，于露出的图案化导电层10 上电镀厚度较厚的金层104b以完成焊盘区104的制作。最后，还需将干膜剥除。上述方法虽然可形成金厚度较薄的模注口区102而节约金镀液的用量，然而模注口区102与焊盘区104需分次形成，且需要繁杂的图案化工艺、电镀工艺、与清除工艺，相当耗费制作成本与时间。为了能更有效率地于封装基板上形成厚度不同的导电图案，本案发明人提出另一种新颖的封装基板形成方法。以下，将配合
本发明实施例的一些可能的实施方式。 应注意的是，为方便与简化说明，以下的说明仍以封装基板中的焊盘区与模注口区为例。但本领域普通技术人员当可了解，举凡于基板上有厚度不一的导电图案需求者，都可采用本发明实施例的方法来达成。因此，本发明实施例不限定用于形成封装基板中的焊盘区与模注口区。图2显示根据本发明一实施例的封装基板的俯视图。在一实施例中，封装基板包括基板200。封装基板还包括位于基板200上的第一导电图案202，以及位于基板上的第二导电图案204，其例如位于区域206之中。第一导电图案202的材质相同于第二导电图案204的材质。封装基板还包括至少一第一电镀导线Li，位于基板200之上且电性接触至少部分的第一导电图案202，以及至少一第二电镀导线L2，位于基板200之上且电性接触至少部分的第二导电图案204。其中，第一电镀导线Ll经特别设计而使得第一电镀导线的电阻值大于第二电镀导线的电阻值。第一导电图案202的厚度较第二导电图案204的厚度还薄。由于第一电镀导线Ll的电阻值较大，当进行电镀工艺以形成第一导电图案202及第二导电图案204期间，传递至第一导电图案202电流密度将较少，因而可于同一道的电镀工艺之中，于基板上电镀形成至少两种厚度不同的导电图案。
图3A-图3C显示图2的封装基板沿着切线3_3’的一系列工艺剖面图。以下，将配合图3A-图3C的工艺剖面图说明本发明一实施例的封装基板的制作方式。如图3A所示，提供基板200，其例如为(但不限于)绝缘基板。接着，例如通过印刷、涂布、物理气相沉积、化学气相沉积、或其他适合的工艺而于基板200之上形成一导电层，并接着将之图案化为第一电镀区20 及第二电镀区2(Ma。例如，可采用曝光、显影、及蚀刻工艺而将导电层图案化。第一电镀区20 及第二电镀区20 的材质例如可包括(但不限于)铜、铝、钨、金、其他金属、其他具导电性的材质、或前述的组合。在后续工艺中，第一电镀区20 将镀上导电层而成为第一导电图案，而第二电镀区20 也将于同一电镀工艺中镀上同一种类的导电层而成为第二导电图案。第二导电图案可位于区域206之中。在一实施例中，将于第一电镀区20 处形成(但不限于)模注口区，即形成第一导电图案202(图;3B)。因此，第一电镀区20 可沿着基板202的边缘而水平设置。在一实施例中，将于第二电镀区20 形成(但不限于)焊盘区，即形成第二导电图案204 (图:3B)。 在一实施例中，第一导电图案202所占的面积大于第二导电图案204所占的面积。例如，第一导电图案202所占的面积可为第二导电图案204所占的面积的约1 1000倍。在另一实施例中，第一导电图案202所占的面积可为第二导电图案204所占的面积的约5 100 倍。在又一实施例中，第一导电图案202所占的面积可为第二导电图案204所占的面积的约 10 50倍。或者，在其他情形下，第一导电图案202所占的面积可小于第二导电图案204 所占的面积。在一实施例中，第一导电图案202所占的面积可为第二导电图案204所占的面积的约0. 05 100倍。第一电镀区20 及第二电镀区20 可分别与第一电镀导线Ll及第二电镀导线 L2电性接触。第一电镀导线Ll经特别设计而具有较第二电镀导线L2还高的电阻值。第一电镀导线Ll及第二电镀导线L2未显示于图3A中，其位置可参照图2的示意图。然应注意的是，第一电镀导线Ll及第二电镀导线L2不限于形成于图2所示的位置，且其可形成于基板200之上或之中。第一电镀导线Ll及第二电镀导线L2可例如部分或全部于图案化导电层以形成第一电镀区20 及第二电镀区20 时，同时经图案化而形成。或者，第一电镀导线Ll及第二电镀导线L2可包括预先形成于基板200中的内连线。接着，如图:3B所示，将图3A所示的结构放置于电镀液中以进行电镀工艺。电镀液中例如可包括贵金属离子而可用以电镀贵金属，其中贵金属例如包括(但不限于)金、银、 钼、其他适合贵金属、或前述的组合。然应注意的是，虽然本发明实施例在电镀贵金属的应用面上有较显著的经济效应，但本发明实施例不限于此。在其他实施例中，电镀液中也可包括非贵金属的金属离子而可用以电镀其他的金属层，例如(但不限于)铜、铝、其他适合金属、或前述的组合。在将基板200放入电镀液后，可通过基板200上所预先形成的电镀电极(未显示)，并分别经由第一电镀导线Ll及第二电镀导线L2而对第一电镀区20 及第二电镀区 204a施加电流。在通电之后，电镀液中的金属离子将于第一电镀区20 及第二电镀区20 上沉积而分别形成金属层202b及204b。由于第一电镀导线Ll的电阻值高于第二电镀导线 L2的电阻值，因此传递至第一电镀区20 的电流密度将较小而使金属层202b较薄。如图 3B所示，第一电镀区20 及金属层20 共同形成第一导电图案202，而第二电镀区20 及金属层204b共同形成第二导电图案204。第一导电图案202的厚度t3小于第二导电图案 204的厚度t4。在第一导电图案202及第二导电图案204中，所电镀沉积的金属层202b及金属层204b也分别皆成为导电图案。导电图案(金属层202b)的厚度小于导电图案(金属层204b)的厚度。接着，如图3C所示，在一实施例中，可于区域206中设置芯片，并于芯片与焊盘区 204之间形成焊线210。接着，可以本领域普通技术人员所熟知的工艺而完成封装胶体的注入。虽然，第一导电图案202的厚度较薄，但当其材质例如为金时，与封装胶体的接合性仍不佳而可利于后续工艺的进行。因此，通过上述的方法，可于同一道电镀工艺中形成出厚度不同的导电图案，可大幅减少工艺时间与成本。尤其，当所电镀的材质为价格昂贵的贵金属时，更能大幅降低制作成本，可避免不必要的浪费。以下，举例说明使第一电镀导线Ll的电阻值高于第二电镀导线L2的电阻值的方法。在一实施例中，第一电镀导线Ll可包括一电阻零件而使其电阻值提高。然而，电阻零件的成本较高，且需额外的工艺。在另一优选实施例中，通过图案化的方法而使第一电镀导线Ll的电阻值高于第二电镀导线L2的电阻值。此外，第一电镀导线Ll及第二电镀导线L2 还可图案化自用以形成第一电镀区20 及第二电镀区20 的同一导电层。因此，可完全不需增加任何的制作成本，便可形成出电阻值较高的第一电镀导线Li。图4A-图4J显示根据本发明多个实施例的第一电镀导线Ll的俯视图。由俯视图可看出可经由图案化工艺而使第一电镀导线Ll包括孔洞部分、弯曲部分、尖锐部分、锯齿部分、弯折部分、或前述的组合。且其型式及数量皆可视情况作调整。经由上述的各种图案化方式，可使第一电镀导线Ll的电阻值提高，而使不同厚度的导电图案可于同一电镀工艺中形成。如上述，本发明实施例提供可于同一道电镀工艺中便能于基板上形成出厚度不一的导电图案的方法，可大幅减少工艺时间与成本，其中尤以欲电镀的导电图案的材质为贵金属时的经济效应更为显著。虽然本发明已揭露优选实施例如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的保护范围为准。
权利要求
1.一种封装基板，包括 一基板；一第一导电图案，位于该基板之上且具有一第一厚度；一第二导电图案，位于该基板之上且具有一第二厚度，该第二厚度大于该第一厚度，且该第一导电图案的材质相同于该第二导电图案的材质；至少一第一电镀导线，位于该基板之上且电性接触至少部分的该第一导电图案；以及至少一第二电镀导线，位于该基板之上且电性接触至少部分的该第二导电图案，其中该第一电镀导线的电阻值大于该第二电镀导线的电阻值。
2.如权利要求1所述的封装基板，其中该第一导电图案包括一贵金属。
3.如权利要求2所述的封装基板，其中该贵金属包括金。
4.如权利要求1所述的封装基板，其中该第一导电图案所占的面积大于该第二导电图案所占的面积。
5.如权利要求1所述的封装基板，其中该第一导电图案为一模注口区。
6.如权利要求1所述的封装基板，其中该第二导电图案为一焊盘区。
7.如权利要求1所述的封装基板，其中该第一电镀导线包括一孔洞部分、一弯曲部分、 一尖锐部分、一锯齿部分、一弯折部分、或前述的组合。
8.一种封装基板的形成方法，包括 提供一基板；于该基板上形成至少一第一电镀区； 于该基板上形成至少一第二电镀区； 形成一第一电镀导线，电性接触该第一电镀区；形成一第二电镀导线，电性接触该第二电镀区，其中该第二电镀导线的电阻值小于该第一电镀导线的电阻值；将该基板放置于一电镀液中，该电镀液包括一金属离子；以及分别通过该第一电镀导线及该第二电镀导线而对该第一电镀导线及该第二电镀导线同时施加一电流，使该金属离子分别电镀于该第一电镀区上及该第二电镀区上而分别于该第一电镀区上及该第二电镀区上形成一第一导电图案及一第二导电图案，其中该第二导电图案的厚度大于该第一导电图案的厚度。
9.如权利要求8所述的封装基板的形成方法，其中该金属离子包括一贵金属离子。
10.如权利要求8所述的封装基板的形成方法，其中该金属离子包括一金离子。
11.如权利要求8所述的封装基板的形成方法，其中该第一电镀区及该第二电镀区的形成步骤包括于该基板上形成一导电层；以及将该导电层图案化为该第一电镀区及该第二电镀区。
12.如权利要求11所述的封装基板的形成方法，其中该第一电镀导线及该第二电镀导线的形成步骤包括将该导电层图案化以同时形成该第一电镀区、该第二电镀区、该第一电镀导线、及该第二电镀导线。
13.如权利要求8所述的封装基板的形成方法，其中该第一电镀导线包括一孔洞部分、 一弯曲部分、一尖锐部分、一锯齿部分、一弯折部分、或前述的组合。
14.如权利要求8所述的封装基板的形成方法，其中该第一导电图案所占的面积大于该第二导电图案所占的面积。
15.如权利要求8所述的封装基板的形成方法，其中该第一导电图案为一模注口区，而该第二导电图案为一焊盘区。
全文摘要
本发明一实施例提供一种封装基板及其形成方法，该封装基板包括一基板；一第一导电图案，位于该基板之上且具有一第一厚度；一第二导电图案，位于该基板之上且具有一第二厚度，该第二厚度大于该第一厚度，且该第一导电图案的材质相同于该第二导电图案的材质；至少一第一电镀导线，位于该基板之上且电性接触至少部分的该第一导电图案；以及至少一第二电镀导线，位于该基板之上且电性接触至少部分的该第二导电图案，其中该第一电镀导线的电阻值大于该第二电镀导线的电阻值。本发明实施例提供可于同一道电镀工艺中便能于基板上形成出厚度不一的导电图案的方法，可大幅减少工艺时间与成本。
文档编号H01L23/498GK102376673SQ20101024918
公开日2012年3月14日 申请日期2010年8月6日 优先权日2010年8月6日
发明者何昌立, 吴东融 申请人:南亚电路板股份有限公司