专利名称：锗硅异质结双极晶体管的制作方法
技术领域：
本发明涉及一种半导体集成电路器件，特别是涉及一种锗硅异质结双极晶体管。
背景技术：
随着锗硅(SiGe)工艺的日益成熟，射频电路集成也越来越普遍，射频接受、射频发射以及开关等都趋向集成，因此放大接受信号的低噪声放大器(LNA)和放大发射信号的功率放大器(PA)都应制作在同一芯片上，因此要求在同一套SiGe工艺平台上仅改变版图即可设计出高击穿电压的高压锗硅异质结双极晶体管(SiGe HBT)，以满足不同放大器的需求。现有的高压SiGe HBT是采用在Si(ie HBT有源区两侧的场氧区下面制作埋层，称作赝埋层，赝埋层作N型重掺杂，在场氧区刻深孔接触，直接连接赝埋层引出集电区。在没有CMOS 的工艺中，由于热过程比较少，因此很容易做出高耐压的器件。但是一旦和CMOS器件集成到一起，由于CMOS的热过程导致的赝埋层外扩散，会导致器件的BV急剧降低。为了提高击穿电压，能通过控制CMOS的热过程实现，或者通过控制晶体管集电区的参杂浓度实现。也能通过把赝埋层拉到远离集电区的地方进行注入，这样赝埋层在热过程中扩散到集电区的就随着距离的增加而减小，可以制作出击穿电压比较高的器件。但是采用这样的方法来制作器件的话，负面效应就是器件的饱和压降会很大，原因在于虽然赝埋层拉远以后扩散到集电区的杂质元素小了，但是同样电流通路增加，而且由于增加的路程没有较大剂量的参杂，导致电阻很大。
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结双极晶体管，不仅能提高器件的击穿电压，还能降低器件电流通路和电阻、减小器件的饱和压降。为解决上述技术问题，本发明提供的锗硅异质结双极晶体管，形成于P型硅衬底上，有源区由场氧区隔离，所述锗硅异质结双极晶体管包括一集电区，由形成于所述有源区中的一 N型离子注入区组成，所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部。所述集电区的N型离子注入工艺条件为注入剂量lel2cm_2 kl4cm 2，注入能量为50KeV 500KeVo—赝埋层，由形成于所述有源区两侧的场氧区底部的N型离子注入区组成。所述赝埋层在横向位置上和所述有源区相隔一横向距离、且所述赝埋层和所述集电区的横向延伸进入所述场氧区底部的部分相接触，通过调节所述赝埋层和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压。所述赝埋层的N型离子注入工艺条件为注入剂量leHcnf2 lel6CnT2，注入能量IKeV lOOKeV。所述赝埋层和所述有源区边缘的横向距离大于0.4 μ m。第一深孔接触，形成于所述赝埋层顶部的所述场氧区中并和所述赝埋层相连接， 所述深孔接触和上层金属相连引出集电极。多个第二深孔接触，形成于所述集电区的横向延伸部分顶部的所述场氧区中并和所述集电区的横向延伸部分相连接，在所述第二深孔接触和所述集电区的横向延伸部分的接触位置处形成有N型注入区，所述N型注入区的掺杂浓度满足和所述第二深孔接触的金属形成欧姆接触的条件；所述第二深孔接触顶部不和上层金属连接，为一浮空结构；所述第二深孔接触的个数为1个以上。所述第一深孔接触是通过在所述赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、 再填入钨形成；所述第二深孔接触是通过在所述集电区的横向延伸部分顶部的所述场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。所述N型注入区是在所述第二深孔接触的深孔形成后在所述深孔的底部衬底中进行离子注入形成，所述 N型注入区的离子注入工艺为注入杂质为磷或砷，注入剂量lel3Cm_2 le15cm_2，注入能量 3KeV 50KeVo一基区，由形成于所述硅衬底上的P型锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区上部且用于形成基区电极。所述本征基区的位置和大小由一基区窗口进行定义，所述基区窗口位于所述有源区上方且所述基区窗口的尺寸大于或等于所述有源区尺寸，所述基区窗口的位置和大小由基区窗口介质层进行定义，所述基区窗口介质层包括第一层氧化硅薄膜、第二层多晶硅薄膜，所述第一层氧化硅薄膜形成于所述硅衬底上、第二层多晶硅薄膜形成于所述第一层氧化硅薄膜上。所述P型锗硅外延层采用硼掺杂，该硼掺杂的工艺为离子注入工艺，工艺条件为注入剂量为IeHcm2 lel6Cm_2、注入能量为IKeV 50KeV ；锗的分布为是梯形分布、或三角形分布。一发射区，由形成于所述本征基区上部的N型多晶硅组成，和所述本征基区形成接触。所述发射区位置和大小由一发射区窗口进行定义，所述发射区窗口位于所述本征基区上方且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口的位置和大小由发射区窗口介质层进行定义，所述发射区窗口介质层包括第三层氧化硅薄膜、第四层氮化硅薄膜，且所述第三层氧化硅薄膜形成于所述P型锗硅外延层上、所述第四层氮化硅薄膜形成于所述第三层氧化硅薄膜上。所述发射区的N型多晶硅通过N型离子注入进行掺杂，所述N型离子注入的工艺条件为注入剂量IeHcnT2 lel6cnT2，注入能量IOKeV 200KeV。 在所述发射区侧面形成有氧化硅侧墙。所述发射区和所述外基区的表面都覆盖有硅化物。本发明通过能通过调节赝埋层和有源区的横向距离调节器件的击穿电压，并且赝埋层和有源区边缘的横向距离越大，器件的击穿电压越大。即使在具有较多热过程的CMOS 工艺中，也能够保证器件具有较高的击穿电压。同时本发明所述第二接触孔底部的N型注入区还能减少电流通路和电阻，从而能降低器件的饱和电压。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图1是本发明实施例器件结构图。
具体实施例方式如图1所示，本发明实施例器件结构图。本发明实施例锗硅异质结双极晶体管形成于P型硅衬底上，有源区由场氧区隔离，所述锗硅异质结双极晶体管包括
一集电区即图1所示N-集电区，由形成于所述有源区中的一 N型离子注入区组成，所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部。所述集电区的N型离子注入工艺条件为注入剂量lel2CnT2 kl4cnT2，注入能量为 50KeV 500KeV。一赝埋层即图1所示的N+赝埋层，由形成于所述有源区两侧的场氧区底部的N型离子注入区组成。所述赝埋层在横向位置上和所述有源区相隔一横向距离、且所述赝埋层和所述集电区的横向延伸进入所述场氧区底部的部分相接触，通过调节所述赝埋层和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压。所述赝埋层的N型离子注入工艺条件为注入剂量lel4cm 2 le16cnT2，注入能量IKeV lOOKeV。所述赝埋层和所述有源区边缘的横向距离大于0. 4 μ m。第一深孔接触，形成于所述赝埋层顶部的所述场氧区中并和所述赝埋层相连接， 所述深孔接触和上层金属相连引出集电极。多个第二深孔接触，形成于所述集电区的横向延伸部分顶部的所述场氧区中并和所述集电区的横向延伸部分相连接，在所述第二深孔接触和所述集电区的横向延伸部分的接触位置处形成有N型注入区，所述N型注入区的掺杂浓度满足和所述第二深孔接触的金属形成欧姆接触的条件；所述第二深孔接触顶部不和上层金属连接，为一浮空结构。本发明实施例中所述第二深孔接触的个数为2个，并都形成于所述有源区同一侧的所述场氧中。 所述集电区的横向延伸部分即为所述集电区横向延伸进入所述有源区两侧的场氧区底部的部分。所述第一深孔接触是通过在所述赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成；所述第二深孔接触是通过在所述集电区的横向延伸部分顶部的所述场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。所述N型注入区是在所述第二深孔接触的深孔形成后在所述深孔的底部衬底中进行离子注入形成，所述N型注入区的离子注入工艺为注入杂质为磷或砷，注入剂量 lel3cnT2 lel5cnT2，注入能量 3KeV 50KeV。一基区即图1所示锗硅基区，由形成于所述硅衬底上的P型锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触， 所述外基区形成于所述场氧区上部且用于形成基区电极。所述本征基区的位置和大小由一基区窗口进行定义，所述基区窗口位于所述有源区上方且所述基区窗口的尺寸大于或等于所述有源区尺寸，所述基区窗口的位置和大小由基区窗口介质层进行定义，所述基区窗口介质层包括第一层氧化硅薄膜、第二层多晶硅薄膜，所述第一层氧化硅薄膜形成于所述硅衬底上、第二层多晶硅薄膜形成于所述第一层氧化硅薄膜上。所述P型锗硅外延层采用硼掺杂，该硼掺杂的工艺为离子注入工艺，工艺条件为注入剂量为IeHcnT2 leiecm—2、注入能量为IKeV 50KeV ；锗的分布为是梯形分布、或三角形分布。一发射区即图1所示的N+多晶硅发射区，由形成于所述本征基区上部的N型多晶硅组成，和所述本征基区形成接触。所述发射区位置和大小由一发射区窗口进行定义，所述发射区窗口位于所述本征基区上方且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口的位置和大小由发射区窗口介质层进行定义，所述发射区窗口介质层包括第三层氧化硅薄膜、第四层氮化硅薄膜，且所述第三层氧化硅薄膜形成于所述P型锗硅外延层上、 所述第四层氮化硅薄膜形成于所述第三层氧化硅薄膜上。所述发射区的N型多晶硅通过N型离子注入进行掺杂，所述N型离子注入的工艺条件为注入剂量IeHcm2 leiecm—2，注入能量IOKeV 200KeV。在所述发射区侧面形成有氧化硅侧墙。所述发射区和所述外基区的表面都覆盖有硅化物。 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种锗硅异质结双极晶体管，形成于P型硅衬底上，有源区由场氧区隔离，其特征在于，所述锗硅异质结双极晶体管包括一集电区，由形成于所述有源区中的一 N型离子注入区组成，所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部；一赝埋层，由形成于所述有源区两侧的场氧区底部的N型离子注入区组成，所述赝埋层在横向位置上和所述有源区相隔一横向距离、且所述赝埋层和所述集电区的横向延伸进入所述场氧区底部的部分相接触，通过调节所述赝埋层和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压；第一深孔接触，形成于所述赝埋层顶部的所述场氧区中并和所述赝埋层相连接，所述深孔接触和上层金属相连引出集电极；多个第二深孔接触，形成于所述集电区的横向延伸部分顶部的所述场氧区中并和所述集电区的横向延伸部分相连接，在所述第二深孔接触和所述集电区的横向延伸部分的接触位置处形成有N型注入区，所述N型注入区的掺杂浓度满足和所述第二深孔接触的金属形成欧姆接触的条件；所述第二深孔接触顶部不和上层金属连接，为一浮空结构；所述第二深孔接触的个数为1个以上；一基区，由形成于所述硅衬底上的P型锗硅外延层组成，包括一本征基区和一外基区， 所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区上部且用于形成基区电极；一发射区，由形成于所述本征基区上部的N型多晶硅组成，和所述本征基区形成接触。
2.如权利要求1所述锗硅异质结双极晶体管，其特征在于所述集电区的N型离子注入工艺条件为注入剂量lel2cnf2 5eHcm2，注入能量为50KeV 500KeV。
3.如权利要求1所述锗硅异质结双极晶体管，其特征在于所述赝埋层的N型离子注入工艺条件为注入剂量IeHcm2 lel6cnT2，注入能量IKeV lOOKeV。
4.如权利要求1所述锗硅异质结双极晶体管，其特征在于所述本征基区的位置和大小由一基区窗口进行定义，所述基区窗口位于所述有源区上方且所述基区窗口的尺寸大于或等于所述有源区尺寸，所述基区窗口的位置和大小由基区窗口介质层进行定义，所述基区窗口介质层包括第一层氧化硅薄膜、第二层多晶硅薄膜，所述第一层氧化硅薄膜形成于所述硅衬底上、第二层多晶硅薄膜形成于所述第一层氧化硅薄膜上。
5.如权利要求1所述锗硅异质结双极晶体管，其特征在于所述P型锗硅外延层采用硼掺杂，该硼掺杂的工艺为离子注入工艺，工艺条件为注入剂量为IeHcnT2 leiecm—2、注入能量为IKeV 50KeV ；锗的分布为是梯形分布、或三角形分布。
6.如权利要求1所述锗硅异质结双极晶体管，其特征在于所述发射区位置和大小由一发射区窗口进行定义，所述发射区窗口位于所述本征基区上方且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口的位置和大小由发射区窗口介质层进行定义，所述发射区窗口介质层包括第三层氧化硅薄膜、第四层氮化硅薄膜，且所述第三层氧化硅薄膜形成于所述P型锗硅外延层上、所述第四层氮化硅薄膜形成于所述第三层氧化硅薄膜上。
7.如权利要求1所述锗硅异质结双极晶体管，其特征在于所述发射区的N型多晶硅通过N型离子注入进行掺杂，所述N型离子注入的工艺条件为注入剂量IeHcm 2 lel6cnT2，注入能量 IOKeV 200KeV。
8.如权利要求1所述锗硅异质结双极晶体管，其特征在于在所述发射区侧面形成有氧化硅侧墙。
9.如权利要求1所述锗硅异质结双极晶体管，其特征在于所述发射区和所述外基区的表面都覆盖有硅化物。
10.如权利要求1所述锗硅异质结双极晶体管，其特征在于所述赝埋层和所述有源区边缘的横向距离大于0.4 μ m。
11.如权利要求1所述锗硅异质结双极晶体管，其特征在于所述第一深孔接触是通过在所述赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成；所述第二深孔接触是通过在所述集电区的横向延伸部分顶部的所述场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。
12.如权利要求1所述锗硅异质结双极晶体管，其特征在于所述N型注入区是在所述第二深孔接触的深孔形成后在所述深孔的底部衬底中进行离子注入形成，所述N型注入区的离子注入工艺为注入杂质为磷或砷，注入剂量lel3cm_2 le15cm_2，注入能量IeV 50KeVo
全文摘要
本发明公开了一种锗硅异质结双极晶体管，形成于硅衬底上，有源区由场氧区隔离，其集电区形成于有源区中并延伸进入有源区两侧的场氧区底部；一赝埋层形成于有源区两侧的场氧区底部并和有源区边缘相隔一横向距离，赝埋层和集电区的横向延伸部分相接触。通过在赝埋层顶部的场氧区中形成的第一深孔接触引出集电极。在集电区的横向延伸部分顶部的场氧区中形成有多个悬空的第二深孔接触，在第二深孔接触底部形成有N型注入区。本发明能提高器件的击穿电压，还能降低器件电流通路和电阻、减小器件的饱和压降。
文档编号H01L29/08GK102412281SQ20101029176
公开日2012年4月11日 申请日期2010年9月26日 优先权日2010年9月26日
发明者周正良, 钱文生, 陈帆, 陈雄斌 申请人:上海华虹Nec电子有限公司