专利名称：保护集成电路芯片免受激光攻击的方法
保护集成电路芯片免受激光攻击的方法技术领域
该发明与集成电路芯片免受激光攻击的保护有关。
技术背景
图1为在半导体衬底3的内部和顶部上形成的集成电路芯片1的简略截面图。衬 底3包含在其上部的有源层5，该有源层为外延层，电子器件(未示出)形成在该外延层中。 在该图中，有源层5由绝缘层7的堆叠和导电互连线路9的堆叠覆盖。一般设置有若干连 续的互连层。导电通孔(未示出)穿过绝缘层，以将导电线路一起连接至芯片的输入-输 出端11，并连接至有源层5的器件，从而形成电路互连。
在某些器件中，例如，诸如付款卡的安全组件，有源区域5的区域可以处理和/或 存储诸如密钥的关键数据。这些器件可能会遭受一个目的在于获得受保护的机密数据的篡 改。
在已知的攻击中，所谓的“故障攻击”包括故意干扰芯片的操作，以及分析该干扰 对其操作的影响。攻击者特别会研究干扰对数据的影响，比如说输出信号、用量或反应时 间。他可能通过统计研究或者其它方法推导出关键数据，比如说所用的算法，有可能还有密 钥。
为了故意让芯片的电路出故障，攻击模式包含用激光束对芯片的局部区域进行轰 击。因而，故障能够被注入到某些存储单元中和/或某些组件的行为可能会被改变。应该 注意的是，在激光攻击中，芯片需要被通电。
由于在衬底的正面有金属互连线路，很多时候激光攻击在芯片的背面进行。实际 上，在正面，激光束能通过杂乱的金属线路而到达组件的几率几乎为零。而且，攻击者无法 移走互连层，因为这会让芯片无法工作，从而不可能进行分析。
图2为芯片1的简化截面图，图示了在背面激光攻击之前频繁地对衬底3进行初 步减薄的步骤。该步骤通过减少激光束经过衬底而产生的衰减来提高激光攻击的效率。为 了让激光束可以接触到有源区域5的组件，攻击者需要从衬底3的底面或背面中去除衬底3 的一部分厚度。例如，由180微米厚度的衬底形成的芯片会在激光攻击前被减少约130微 米的厚度。
为了防御欺诈，通常在安全芯片中设置一个与保护电路耦接的攻击探测器件。当 检测到攻击时，该保护电路对关键数据实施保护、隔离或者销毁的措施。比如说，当检测到 攻击时，其可以将芯片的电源断开，重置芯片，和/或减少攻击者可以检测芯片对干扰反应 的时间。
攻击检测方案可以是逻辑的。比加说，其可包含定时的将能够确保数据未被修改 的完整性测试引入到计算中。这样的方案的缺点是需要引入额外的计算步骤，因此增加了 芯片反应时间。而且，完整性测试可能无法探测到攻击者所引发的所有干扰。攻击者则有 可乘之机，使攻击者能够获得关键数据。
其它所谓的物理攻击检测方案特别包含对温度变化、对紫外线、或对X射线敏感的、能够检测可疑行为的传感器。象逻辑方案那样，这些方案都不是完全可靠的。实际上， 在检测到攻击以前，攻击者有机会来获得关键数据。另外，这些方案实旋起来是复杂的，而 且增加了形成芯片所需要的硅表面面积。发明内容
本发明的一个实施例的目的是提供一种用于保护集成电路芯片免受激光攻击的 系统，其克服了现有技术方案的至少一些缺点。
本发明的一个实施例的目的是提供一种可以改进或甚至替代现有方案的系统。
本发明的一个实施例的目的是提供一种在用常规方法探测到攻击之前能够防止 攻击者获取关键数据的系统。
因此，本发明的一个实施例提供了一种用于保护集成电路芯片免受激光攻击的方 法，所述集成电路芯片形成在半导体衬底的内部和顶部上，并且在衬底的上部中包含形成 组件的有源部分，该方法包括以下步骤在所述衬底中形成延伸于所述有源部分下方的吸 杂区域，该区域的上限在距所述衬底的上表面范围在5微米和50微米之间的深度处；以及 在所述衬底中引入金属杂质，所述金属杂质适合于以范围在每立方厘米IO17和IOw个原子 之间的浓度保留在所述吸杂区域中。
根据本发明的一个实施例，吸杂部位的形成包括在衬底中进行深注入惰性气体的 步骤，其后有一退火步骤。
根据本发明的一个实施例，该惰性气体为氦气。
根据本发明的一个实施例，该区域延伸穿过的厚度为0. 5微米到5微米之间。
根据本发明的一个实施例，该吸杂区域通过氧气的沉积形成。
根据本发明的一个实施例，该区域一直延伸到衬底的背面。
根据本发明的一个实施例，该方法包括在衬底中注入金属原子的步骤。
根据本发明的一个实施例，该金属杂质包括铁原子。
本发明的另一实施例提供一种一种在半导体衬底的内部和顶部上形成的集成电 路芯片，其包括在所述衬底的上部中的、在其中形成有组件的有源部分；以及在所述有源 部分下方以及在距所述衬底的上表面范围在5微米和50微米之间的深度处的区域，所述区 域包含用于吸取金属杂质的部位，并且包含浓度范围在每立方厘米IO17个原子到每立方厘 米IOw个原子之间的金属原子。根据本发明的一个实施例，该金属原子包括铁原子。
在下面的特定实施例的非限制性描述中，将结合附图详细地讨论本发明的上述目 的、特征和优点。
图1如前述，为集成电路芯片的一部分的简化截面图2如前述，为图1的芯片部分的衬底减薄之后的芯片部分的简化截面图3为示意性示出具有防御激光攻击的保护系统的集成电路芯片的实施例的截 面图；以及
图4为示意性示出具有防御激光攻击的保护系统的集成电路芯片的另一实施例 的截面图具体实施方式
为清楚起见，相同的元件在不同的附图中用相同的参考标号表示，而且正如一般 集成电路的示图，各个附图并不按照比例。
本发明的一个实施例的一个方面是在衬底中提供一保护层，其能使可能的攻击激 光束衰减和散射，以便使该激光束变宽并防止它到达有源部分的精确区域。而且，在芯片的 每一点，激光能量都会被减弱。
图3为示意性示出具有防御激光攻击的保护系统的集成电路芯片21的实施例的 截面图。如结合图2所述的芯片1那样，芯片21形成在衬底3的内部和顶部上。衬底3包 括在有源部分5下方的、可对激光束进行散射的区域23，在有源部分5中，形成有芯片组件。
在区域23中，已形成可容纳金属杂质的吸杂部位(gettering site)。区域23包 括大浓度的有意引入的金属杂质，例如铁、镍、铜或者金原子。
半导体衬底中提供的吸杂区域已经被设置成清除有源衬底区域的杂质，这些杂质 能够降低某些组件的性能。此吸杂区域可以容纳可能在生产过程中引入到衬底中的寄生杂 质，从而使这些杂质不会污染衬底的有源区域。这项技术尤其可用于功率半导体器件领域。
形成吸杂区域的方法的一个例子包括在衬底的局部区域中进行高剂量的惰性气 体的注入，如氦气、氩气、或氙气。适当的连续退火导致在此区域中形成气泡和/或位错。这 样形成的缺陷可以作为吸杂部位，其能够容纳出现在衬底中的可能的金属杂质。
在用诸如上述方法形成吸杂区域23后，通过例如注入铁原子对衬底进行有意的 污染。这样，引入的杂质集中在区域23中并且保留在那里。这些杂质可以衍射/散射/衰 减可能的攻击激光束，从而保护芯片21的组件。
污染的吸杂区域23应该被设置在距有源区域5足够近的距离处，从而在前面的减 薄步骤中，攻击者无法在不损坏芯片的情况下将其移去。现在，在其中形成有芯片组件的有 源区域5的厚度大约从3微米到10微米。用常规技术减薄后，衬底3的厚度约为50微米。 进一步显著减薄会有造成对芯片施加的机械应力不平衡的风险。尤其是互连线路和通孔可 能有断裂的危险，从而使芯片无法使用。
因此，作为一个例子，污染吸杂区域23厚度可以大约为0. 5微米到5微米，其形成 在有源区域5下方，在距衬底3的上表面范围在12微米和20微米之间的距离处。但是，本 发明并不局限于这个特例。例如，吸杂区域可以延伸遍及几乎衬底3的整个厚度，从衬底3 的背面到距离有源区域5几个微米，比如说大约范围在5微米到20微米。
图4为示意性示出具有防御激光的保护系统的集成电路31另一实施例的截面图。 在此例中，与结合图3所述的芯片21相比，广泛的吸杂区域33代替了薄的污染吸杂区域 23。吸杂区域33从衬底的背面一直延伸到距有源区域5大约范围在5微米到20微米的距 离处。
芯片31可以在根据MDZ技术(魔幻洁净区)形成的硅晶圆的内部和顶部上制 成^在虬 J. Binns 于 2002 年在"9th Int. Symp. Silicon Materials Science &Technology, Philadelphia, May 12-17，2002” 会议中公开的 “Effective intrinsic gettering for 200mm and 300mm P/P-wafers in a low thermal budget 0. 13 μ m advanced CMOSlogic process的文章中对此类晶圆有特别的描述，其可在“http://www. memc. com/”网站获取。这样的晶圆实际上包括在衬底中的、之前通过氧气沉淀而形成的吸杂部位。该部位分布于 衬底的大部分厚度，从背面到距正面几十微米。这些部位可以集中和容纳可能存在的金属 杂质。
接着，通过诸如上述的铁原子的注入实施对衬底进行有意污染的步骤。
区域23 (图幻或33 (图4)中金属杂质最好选取高浓度。该浓度特别依赖于形成 吸杂区域的方法以及周来将金属杂质引入到该层中的方法。作为一个例子，对于诸如图3 的区域23那样的薄吸杂区域，可以通过以40keV和每平方厘米5X IO"5个原子注入氦气来 形成吸杂部位，接着进行适当的退火。然后可以从衬底背面以IOOkeV和每平方厘米IO12个 原子连续地注入铁原子，以便在区域23中最后得到的铁原子浓度大约范围从每立方厘米 IO17到IOw个原子.
所设置的保护系统的一个优点是，其使攻击者被迫增加激光束的能量来时芯片电 路注入故障，比如说大约10到100倍。相应地，在攻击者可以获得关键数据以前，可以很容 易用常规方法来检测到攻击，比如说温度变化检测器。
而且，污染吸杂区域的存在，使攻击者难于控制激光束在有源芯片区域的层处的 尺寸和位置。
所设置的保护系统的另外一个优点就是，其不需要对需要保护的芯片电路进行任 何修改，也不需要对生产工艺进行任何修改。而且，形成污染吸杂区所需的生产步骤与一般 的集成电路芯片生产方法相兼容。因此，所设置的系统可以用更少的花费来很容易的保护 任何类型的电路。而且，这种保护系统并不增加形成芯片的硅表面面积。
已经描述了本发明的特别实施例。本领域的普通技术人员可以进行各种变化和修 改。
特别地，本发明并不局限于采用上述的金属来制成聚集在有源芯片部分下的金属 杂质。本领域的普通技术人员有能力采用任何其他合适的金属来实施。
此外，上述的吸杂区域的金属原子浓度大约范围从每立方厘米IO17到IO18个原子。 本领域普通技术人员可以通过利用不同的浓度改变保护系统。另外，上述集成电路芯片的 各层的厚度与深度，特别是吸杂层的厚度与深度，都仅是为示范目的。本领域的普通技术人 员可以通过利用不同的厚度和深度来实施期望的操作。
上述提到了用于形成吸杂区域的多种技术，吸杂区域能够聚集和容纳被引入到半 导体衬底中的金属杂质。本发明并不局限于这些特例。本领域普通技术人员可以用任何方 法来制成吸杂区域。
类似的，在形成吸杂区域后，需要用金属原子注入来有意污染衬底。本领域普通技 术人员可以用任何方法来在吸杂区域中引入所需浓度的金属杂质。
以上描述了集成电路芯片防御激光攻击的保护系统，该系统包括一个吸杂区域， 其中有意引入了金属杂质。然而，这样的污染吸杂区域也可以用作其它用途。这样，本发明 的目标是具有吸杂区域的集成电路，该区域在芯片的有源部分下方延伸，接近有源部分，而 且包含高浓度的金属杂质。
权利要求
1.一种用于保护集成电路芯片Ol ；31)免受激光攻击的方法，所述集成电路芯片形成 在半导体衬底(3)的内部和顶部上，并且在衬底的上部中包含形成组件的有源部分(5)，该 方法包括以下步骤在所述衬底中形成延伸于所述有源部分(5)下方的吸杂区域03;33)，该区域的上限 在距所述衬底的上表面范围在5微米和50微米之间的深度处；以及在所述衬底中引入金属杂质，所述金属杂质适合于以范围在每立方厘米IO17和IO18个 原子之间的浓度保留在所述吸杂区域中。
2.如权利要求1的方法，其中吸杂部位的形成包括在所述衬底中深注入惰性气体的步 骤，然后进行退火步骤。
3.如权利要求2的方法，其中所述惰性气体为氦气。
4.如权利要求2的方法，其中所述区域03)延伸的厚度范围在0.5微米和5微米之间。
5.如权利要求1中的方法，其中吸杂部位通过氧气的沉定形成。
6.如权利要求5的方法，其中所述区域(33)—直延伸到所述衬底的背面。
7.如权利要求1的方法，包括在所述衬底中注入金属原子的步骤。
8.如权利要求1的方法，其中所述金属杂质包括铁原子。
9.一种在半导体衬底(3)的内部和顶部上形成的集成电路芯片(21 ；31)，其包括 在所述衬底的上部中的、在其中形成有组件的有源部分(5)；以及在所述有源部分( 下方以及在距所述衬底的上表面范围在5微米和50微米之间的 深度处的区域，所述区域包含用于吸取金属杂质的部位，并且包含浓度范围在每立方厘米 IO17个原子到每立方厘米IOw个原子之间的金属原子。
10.如权利要求9中的芯片，其中所述金属杂质包括铁原子。
全文摘要
一种保护集成电路芯片免受激光攻击的方法，该芯片形成在半导体衬底的内部与顶部上，且在衬底上部中包含形成组件的有源部分，该方法包括的步骤为在衬底中制成一延伸于有源部分下方的吸杂区域，该区域的上限在距衬底的上表面范围在5微米和50微米之间的深度处，以及在衬底中引入扩散的金属杂质。
文档编号H01L21/02GK102034688SQ201010504549
公开日2011年4月27日 申请日期2010年10月8日 优先权日2009年10月5日
发明者帕斯卡·弗纳拉, 法布莱斯·马里内特 申请人:意法半导体(胡希)公司