专利名称：一种高k栅介质的刻蚀方法
技术领域：
本发明属于纳米半导体技术领域，特别是指一种在先栅工艺金属栅/高κ(高介电常数)栅介质叠层结构中高K栅介质的刻蚀去除方法，以及在后栅工艺高K栅介质在先的工艺中，高K栅介质的刻蚀去除方法。本发明适合在45nm及以下技术代互补型金属氧化物半导体(CMOS)器件和电路中应用。
背景技术：
当CMOS特征尺寸缩小到45nm及以下时，由于常规超薄的SiON栅介质严重的直接隧穿漏电流已无法应用，采用高K栅介质已势在必行，因为高K栅介质在同样的等效氧化物厚度(EOT)下有较厚的物理厚度，所以可以大幅度降低栅极漏电流。但常规的多晶硅栅极与高K不兼容，所以必须采用金属栅极，以消除费米钉扎和多晶硅耗尽效应，减小栅电阻。 金属栅/高K结构应用到器件制备中去，刻蚀难度较大，特别是高K介质的刻蚀，不仅要各向异性剖面好，要刻干净、无残留，而且对衬底Si要求有很高的刻蚀选择比，对硅衬底不产生损伤。Cl2和F基气体都不能满足要求，我们采用BCl3反应离子刻蚀辅以Ar离子轰击，获得成功。这是由于BCl3等离子体可刻蚀金属氧化物，其中的氧可以通过形成挥发性的BOCl 反应产物而除去，同时在硅衬底表面形成起钝化作用的B-Si键，提高了对硅衬底的刻蚀选择比。
发明内容
本发明目的在于提供一种高K栅介质的的高选择比刻蚀方法，以改进公知技术中存在的缺陷。为实现上述目的，本发明提供的高K栅介质的刻蚀方法，对于后栅工艺，主要步骤为步骤1)在器件隔离形成后，在硅衬底上依次形成界面Si02/Hf基高K栅介质/多晶硅/硬掩膜的叠层栅结构；步骤2)光刻形成胶图形；步骤幻刻蚀硬掩膜，终止在多晶硅上；步骤4)去胶后刻蚀多晶硅，刻蚀终止在Hf基高K栅介质上；步骤5)采用BCl3/Ar的混合气体反应离子刻蚀Hf基高K栅介质，终止在硅衬底上。本发明提供的高K栅介质的刻蚀方法，对于先栅工艺，主要步骤为步骤ι)在器件隔离形成后，在硅衬底上依次形成界面SiO2Aif基高κ栅介质/金属栅/多晶硅/硬掩膜的叠层栅结构；步骤2)光刻形成胶图形；步骤；3)刻蚀硬掩膜，终止在多晶硅上；步骤4)去胶后刻蚀多晶硅，终止在金属栅上；
3
步骤幻刻蚀金属栅，终止在Hf基高K栅介质上；步骤6)采用BCl3/Ar的混合气体反应离子刻蚀Hf基高K栅介质，终止在硅衬底上。所述的刻蚀方法，其中的金属栅是金属氮化物或掺杂的难熔金属，如TaN、TiN、 TaC, TaCN、TiAIN、TiGaN 或 MoAlN 等。所述的刻蚀方法，其中的Hf基高K栅介质是Hf基掺杂氧化物，如Hf02、HfSiON、 HfLaO, HfLaON, HfAlON 或 HfAlSiON。所述的刻蚀方法，其中的硬掩膜是Si02、SiSN4或其叠层构成。所述的刻蚀方法，其中刻蚀硬掩膜是采用氟基反应离子刻蚀，如CF4、CHF3或及其组合。所述的刻蚀方法，其中刻蚀多晶硅是采用Cl2Affir的反应离子刻蚀。所述的刻蚀方法，其中刻蚀金属栅是采用Cl基反应离子刻蚀，如BCl3/Cl2/Ar、 BCl3/Cl2/SF6/Ar等混合气氛的反应离子刻蚀。所述的刻蚀方法，其中Hf基高K栅介质的刻蚀条件为=BCl3流量20-120SCCm，Ar 流量10-60sccm ；刻蚀功率上电极功率120-400W，下电极功率40-250W ；腔体压力3_10m τ ； 腔体温度60-200°C。本发明不仅可以获得陡直的刻蚀剖面，不留残余，而且对硅衬底具有优良的刻蚀选择比，不产生损伤。与CMOS工艺兼容性好，成本低。
图1为硬掩膜/多晶硅/TaN金属栅/HfSiON高K栅介质/界面SW2结构中HfSiON 高K栅介质刻蚀后的SEM剖面照片。其中主要标号是I-SiO2硬掩模，2-多晶硅，3-TaN金属栅/HfSiON高K栅介质/界面SiO2,4_硅衬底。图2为上述叠层栅结构刻蚀后的X光电子能谱(XPS)分析图，其中主要标号是A为刻蚀TaN金属栅后的XPS分析图；B为刻蚀TaN金属栅后紧接着进行HfSiON高K栅介质刻蚀(即为过刻程序)后的 XPS分析图。
具体实施例方式本发明的高K栅介质的高选择比刻蚀方法，其主要的步骤为步骤1)在器件隔离形成后，对于后栅工艺，在硅衬底上依次形成界面Si02/Hf基高K栅介质/多晶硅/硬掩模的叠层栅结构。对于先栅工艺，在硅衬底上依次形成界面 SiO2Aif基高κ栅介质/金属栅/多晶硅/硬掩模的叠层栅结构。其中Hf基高K栅介质为Hf基掺杂氧化物，如Hf02、HfSi0N、HfLa0、HfLa0N、HfA10N 或HfAlSiON等；金属栅为金属氮化物或掺杂的难熔金属，如TaN、TiN、TaC, TaCN、TiAIN、 TiGaN或MoAlN等；硬掩膜为Si02、Si3N4或其组合。步骤2)光刻形成胶图形。步骤3)刻蚀硬掩膜，采用氟基反应离子刻蚀，如CF4、CHF3或及其组合，终止在多晶娃上。步骤4)去胶后，刻蚀多晶硅，采用(Cl2Affir)混合气体中的反应离子刻蚀，对于先栅工艺刻蚀终止在金属栅上，对于后栅工艺，刻蚀终止在Hf基高K栅介质上。步骤5)对于先栅工艺需刻蚀金属栅，采用Cl基反应离子刻蚀，如BCl3/Cl2/Ar、 BCl3/Cl2/SF6/Ar等混合气体中的反应离子刻蚀，终止在Hf基高K栅介质上。步骤6) Hf基高K栅介质的刻蚀采用BCl3/Ar混合气体的反应离子刻蚀，BCl3流量20-100sccm，Ar流量10_60sccm ；刻蚀功率上电极功率120-400W，下电极功率40-250W ； 腔体压力3-IOm τ ；腔体温度60_200°C。以下所举实例只用于解释本发明，并非限定本发明的范围。步骤1)在器件隔离形成后，对于后栅工艺，在硅衬底上依次形成界面SiO2/ HfSiON高K栅介质/多晶硅/SW2硬掩模的叠层栅结构；对于先栅工艺，在硅衬底上依次形成界面SiO2MfSiON高K栅介质/TaN金属栅/多晶硅/SW2硬掩模的叠层栅结构。步骤2、光刻形成胶图形步骤3)刻蚀硬掩膜，采用CF4/CHF3混合气体的反应离子刻蚀，终止在多晶硅上。步骤4)去胶后，刻蚀多晶硅，采用(Cl2Affir)混合气体中的反应离子刻蚀，对于先栅工艺刻蚀终止在TaN金属栅上，对于后栅工艺，刻蚀终止在Hf基高K栅介质上。步骤5)对于先栅工艺需刻蚀金属栅，采用Cl基反应离子刻蚀，如BCl3/Cl2/Ar、 BCl3/Cl2/SF6/Ar等混合气体中的反应离子刻蚀，终止在Hf基高K栅介质上。步骤6) Hf基高K栅介质的刻蚀采用BCl3/Ar混合气体的反应离子刻蚀，BCl3流量20-100sccm，Ar流量10_60sccm ；刻蚀功率上电极功率120-400W，下电极功率40-250W ； 腔体压力3-IOm τ ；腔体温度60_200°C。图1所示是硬掩膜/多晶硅/TaN金属栅/HfSiON高K栅介质/界面SW2结构中 HfSiON高K栅介质采用BCl3/Ar混合气体的反应离子刻蚀后的SEM剖面照片。由图1可见，其剖面陡直，没有硅衬底的损伤发生，这是因为反应生成的B-Si键的钝化作用，提高了刻蚀选择比所致。图2中A为刻蚀TaN金属栅后的XPS分析图，可见很强的Hf4f特征峰；B为刻蚀 TaN金属栅后紧接着进行HfSiON高K栅介质刻蚀(即为过刻程序)后的XPS分析图，Hf4f 元素已不存在，表明HfSiON高K栅介质已刻干净了。
权利要求
1.一种高K栅介质的刻蚀方法，主要步骤为步骤ι)在器件隔离形成后，在硅衬底上依次形成界面SiO2Aif基高κ栅介质/多晶硅 /SiO2硬掩膜的叠层栅结构； 步骤幻光刻形成胶图形； 步骤；3)刻蚀硬掩膜，终止在多晶硅上； 步骤4)去胶后刻蚀多晶硅，刻蚀终止在Hf基高K栅介质上； 步骤幻采用BCl3Ar的混合气体反应离子刻蚀Hf基高K栅介质，终止在硅衬底上。
2.一种高K栅介质的刻蚀方法，主要步骤为步骤1)在器件隔离形成后，在硅衬底上依次形成界面Si02/Hf基高K栅介质/金属栅 /多晶硅/硬掩膜的叠层栅结构； 步骤幻光刻形成胶图形； 步骤幻刻蚀硬掩膜，终止在多晶硅上； 步骤4)去胶后刻蚀多晶硅，终止在金属栅上； 步骤幻刻蚀金属栅，终止在Hf基高K栅介质上；步骤6)采用BCl3Ar的混合气体反应离子刻蚀Hf基高K栅介质，终止在硅衬底上。
3.根据权利要求2所述的刻蚀方法，其中，步骤1)中的金属栅是金属氮化物或掺杂的难熔金属。
4.根据权利要求1或2所述的刻蚀方法，其中，步骤1)中Hf基高K栅介质是Hf基掺杂氧化物。
5.根据权利要求1或2所述的刻蚀方法，其中，步骤1)中的硬掩膜是Si02、Si3N4或其叠层构成。
6.根据权利要求1或2所述的刻蚀方法，其中，步骤幻中刻蚀硬掩膜是采用氟基反应离子刻蚀。
7.根据权利要求1或2所述的刻蚀方法，其中，步骤4)中刻蚀多晶硅是采用Cl2Affir 的反应离子刻蚀。
8.根据权利要求2所述的刻蚀方法，其中，步骤5)中刻蚀金属栅是采用Cl基反应离子刻蚀。
9.根据权利要求8所述的刻蚀方法，其中，Cl基反应离子刻蚀是BCl3/Cl2/Ar或BCl3/ Cl2/SF6/Ar混合气氛的反应离子刻蚀。
10.根据权利要求1或2所述的刻蚀方法，其中，Hf基高K栅介质的刻蚀条件为出(13流量20-120sccm，Ar流量10_60sccm ；刻蚀功率上电极功率120-400W，下电极功率40-250W ； 腔体压力3-IOm τ ；腔体温度60_200°C。
全文摘要
一种高K栅介质的刻蚀方法1)在硅衬底上依次形成界面SiO2/高K栅介质/金属栅/多晶硅/硬掩膜叠层栅结构，对于后栅工艺，栅结构中没有金属栅这一层，其余同先栅工艺；2)光刻形成胶图形。3)刻蚀硬掩膜，终止在多晶硅上；4)去胶后刻蚀多晶硅，对于前极工艺终止在金属栅上，对后栅工艺，刻蚀终止在高K栅介质上；5)对于先栅工艺，刻蚀金属栅终止在高K栅介质上；6)刻蚀高K栅介质，终止在硅衬底上。本发明采用BCl3反应离子刻蚀辅以Ar离子轰击，不仅可以获得陡直的刻蚀剖面，不留残余，而且对硅衬底具有优良的刻蚀选择比，不产生损伤。与CMOS工艺兼容性好，成本低。
文档编号H01L21/311GK102468157SQ201010541140
公开日2012年5月23日 申请日期2010年11月10日 优先权日2010年11月10日
发明者徐秋霞, 李永亮 申请人:中国科学院微电子研究所