专利名称：金属氧化物半导体器件及其形成方法
技术领域：
本发明涉及高性能的半导体器件及其形成方法，特别涉及金属氧化物半导体器件及其形成方法。
背景技术：
在公开号为CN1414617A的中国专利申请中公开了一种金属氧化物半导体(MOS) 器件及其形成方法，包括提供衬底，以容纳具有第一器件有源区的第一导电类型的一个导电区；在第一器件有源区上形成栅极电极结构，所述栅极电极结构包括栅极电极和绝缘侧壁；向所述导电区的暴露部位中掺杂与所述第一器件有源区具有相反导电类型的离子，以在所述栅极电极结构的相对两侧形成源极和漏极区；通过有选择性的化学气相沉积在所述源极和漏极区上面和所述栅极电极上面沉积一个硅化物。但是以上述方法所形成的金属氧化物半导体器件的载流子迁移率比较小。与此同时，金属氧化物半导体器件的特征尺寸发展已进入45纳米范围，在此尺度下，各种因为半导体器件的物理极限所带来的二级效应逐渐不可避免，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在金属氧化物半导体器件及其制造领域，最具挑战性的是传统金属氧化物半导体工艺在金属氧化物半导体器件按比例缩小过程中由于多晶硅或者二氧化硅栅介质层高度减小所带来的从栅极向衬底的漏电流问题。
发明内容
本发明解决的问题是提供一种具有提高的载流子迁移率的金属氧化物半导体器件及其形成方法，所提供的金属氧化物半导体器件实现了载流子迁移率的提高，并且避免了栅极损耗以及漏电流的问题。为解决上述问题，本发明金属氧化物半导体器件形成方法，包括提供第一衬底，所述第一衬底表面形成有第二半导体层，所述第二半导体层的晶体取向不同于所述第一衬底的晶体取向；在所述第二半导体层表面形成第一伪栅极以及覆盖所述第一伪栅极侧壁的第一侧墙，并以所述第一侧墙为掩膜注入离子，在第一衬底和第二半导体层内形成第一源极与
第一漏极；形成覆盖所述第二半导体层和第一侧墙的第一绝缘介质层；去除第一伪栅极以及与第一伪栅极位置对应的第二半导体层；去除第一侧墙，形成第一开口，并沿第一开口注入离子，在第一衬底和第二半导体层内形成浅掺杂区；形成覆盖所述第一开口侧壁的第二侧墙；在所述第二侧墙表面和所述第一开口底部形成第一高k介质层；形成填充满所述第一开口的第一金属层，所述第一金属层和第一高k介质层构成金属栅极结构。
优选地，所述第一衬底表面还包括第一半导体层，所述第一半导体层位于第二半导体层和第一衬底之间，且所述第一半导体层的晶体取向与第二半导体层的晶体取向不相同。优选地，当所述第一衬底的晶体取向是(100)，第二半导体层的晶体取向是(110) 时，所注入的离子是η型离子。优选地，当所述第一衬底的晶体取向是(110)，第二半导体层的晶体取向是(100) 时，所注入的离子是P型离子。优选地，所述第二半导体层表面与所述第一伪栅极之间还形成有第一栅介质层。优选地，去除与第一伪栅极位置对应的第二半导体层采用的是含KOH的溶液。优选地，所述第二半导体层的厚度是3-30nm。优选地，沿第一开口注入离子，在第一衬底和第二半导体层内形成浅掺杂区时，离子注入的角度范围是15-40°。优选地，所述第一高k介质层的材料是二氧化铪、氧化铪硅。优选地，所述第二侧墙的材料是二氧化硅或者氮化硅。优选地，所述第二侧墙的厚度小于10nm。优选地，当所述第一侧墙的材料是二氧化硅时，所述第一绝缘介质层的材料是氮化硅。优选地，当所述第一侧墙的材料是氮化硅时，所述第一绝缘介质层的材料是二氧化硅。相应地，本发明还提供一种金属氧化物半导体器件，包括第一衬底，所述第一衬底表面形成有第二半导体层，所述第二半导体层的晶体取向不同于所述第一衬底的晶体取向；位于所述第二半导体层表面的第一绝缘介质层；贯穿第一绝缘介质层和第二半导体层的开口，以及覆盖所述开口侧壁的第二侧
掉工回；覆盖所述第二侧墙表面和所述第一开口底部的第一高k介质层；填充满所述第一开口的第一金属层，所述第一金属层和第一高k介质层构成金属栅极结构；位于所述金属栅极结构两侧的第二半导体层和第一衬底内的第一源极、第一漏极；位于所述第一金属层两侧的第二半导体层和第一衬底内的浅掺杂区。优选地，所述第一衬底表面还包括第一半导体层，所述第一半导体层位于第二半导体层和第一衬底之间，且所述第一半导体层的晶体取向与第二半导体层的晶体取向不相同。优选地，当所述第一衬底的晶体取向是(100)，第二半导体层的晶体取向是(110) 时，所述第一源极、第一漏极的掺杂类型为η型。优选地，当所述第一衬底的晶体取向是(110)，第二半导体层的晶体取向是(100) 时，所述第一源极、第一漏极的掺杂类型为P型。本发明还提供一种互补金属氧化物半导体器件形成方法，包括
提供第二衬底，所述第二衬底表面形成有第四半导体层，所述第四半导体层的晶体取向不同于所述第二衬底的晶体取向，所述第二衬底至少包括一个NMOS区域和一个 PMOS区域；在位于NMOS区域和PMOS区域的第四半导体层表面分别形成第二伪栅极以及覆盖所述第二伪栅极侧壁的第三侧墙，并以所述第三侧墙为掩膜注入离子，在第二衬底和第四半导体层内分别形成NMOS区域和PMOS区域的第二源极与第二漏极；形成覆盖所述第四半导体层和第三侧墙的第二绝缘介质层；去除第二伪栅极；去除第三侧墙，形成贯穿第二绝缘介质层的第二开口，并分别沿位于NMOS区域和 PMOS区域的第二开口注入离子，在第二衬底和第四半导体层内形成浅掺杂区；形成覆盖所述第二开口侧壁的第四侧墙；在所述第四侧墙表面和所述第二开口底部形成第二高k介质层；形成填充满所述第二开口的第二金属层，所述第二金属层和第二高k介质层构成金属栅极结构。优选地，当第二衬底的晶体取向是(100)时，所述第二开口还贯穿位于NMOS区域的第四半导体层。优选地，当第二衬底的晶体取向是(110)时，所述第二开口还贯穿位于PMOS区域的第四半导体层。优选地，所述第四半导体层的厚度是3-30nm。优选地，沿第二开口注入离子，在第二衬底和第四半导体层内形成浅掺杂区时，离子注入的角度范围是15-40°。优选地，所述第四半导体层表面与所述第二伪栅极之间还形成有栅介质层。优选地，所述第四侧墙的厚度小于lOnm。优选地，所述第二衬底与第四半导体层之间还包括第三半导体层，所述第三半导体层的晶体取向不同于第四半导体层的晶体取向。相应地，本发明还提供一种互补金属氧化物半导体器件，包括第二衬底，所述第二衬底表面形成有第四半导体层，所述第四半导体层的晶体取向不同于所述第二衬底的晶体取向，所述第二衬底至少包括一个NMOS区域和一个PMOS区域；位于所述第四半导体层表面的第二绝缘介质层；分别位于NMOS区域和PMOS区域，且贯穿第二绝缘介质层的第二开口，以及覆盖所述第二开口侧壁的第四侧墙；覆盖所述第四侧墙表面和所述第二开口底部的第二高k介质层；填充满所述第二开口的第二金属层，所述第二金属层和第二高k介质层构成金属栅极结构；位于所述金属栅极结构两侧的第四半导体层和第二衬底内的源极、漏极；位于所述第二金属层两侧的第四半导体层和第二衬底内的浅掺杂区。优选地，当第二衬底的晶体取向是(100)时，所述第二开口还贯穿位于NMOS区域的第四半导体层。
优选地，当第二衬底的晶体取向是(110)时，所述第二开口还贯穿位于PMOS区域的第四半导体层。优选地，所述第四半导体层的厚度是3-30nm。优选地，所述第四半导体层表面与所述第二伪栅极之间还形成有第二栅介质层。优选地，所述第四侧墙的厚度小于10nm。优选地，所述第二衬底与第四半导体层之间还包括第三半导体层，所述第三半导体层的晶体取向不同于第四半导体层的晶体取向。与现有技术相比，本发明具有以下优点第一，本发明通过在衬底表面形成与衬底具有不同晶体取向的半导体层，并利用不同晶体取向半导体层之间所产生的应力提高载流子的迁移率，从而提高半导体器件的性能。第二，本发明通过在衬底表面形成与衬底具有不同晶体取向的半导体层，在(100) 取向的晶体表面形成NMOS，在(110)取向的晶体表面形成PMOS，提高了载流子的迁移率。第三，本发明采用高k栅介质取代传统的二氧化硅栅介质，避免了现有工艺中的漏电流问题。第四，本发明工艺简单，费用小。
图1是本发明的一个实施例所提供的金属氧化物半导体器件的形成方法的流程示意图。图2至图9是本发明的一个实施例所提供的金属氧化物半导体器件的形成方法的剖面结构示意图。图10是本发明的一个实施例所提供的互补金属氧化物半导体器件的形成方法的流程示意图。图11至18是一个实施例所提供的互补金属氧化物半导体器件的形成方法的剖面结构示意图。
具体实施例方式由背景技术可知，现有的金属氧化物半导体器件的载流子迁移率比较小。本发明的发明人对此进行研究，并发现在当前的半导体技术中，金属氧化物半导体器件常在如硅的具有单晶取向的半导体晶片上制造。特别地，大多数当今的半导体器件在具有(100)结晶取向的硅晶片表面制造。然而，电子在(100)结晶取向的硅晶片内有较高迁移率，而空穴在(110)结晶取向的硅晶片内有较高迁移率。所以(110)结晶取向的硅晶片最适合用于 PMOS器件，却不适合NMOS器件。相反，(100)结晶取向的硅晶片最适合用于NMOS器件，却不适合PMOS器件。发明人还发现不同结晶取向的硅晶片之间可以产生应力，具体地说，结晶取向为 (110)的硅晶片可以对结晶取向为(100)硅晶片产生张应力，结晶取向为(100)的硅晶片可以对结晶取向为(110)硅晶片产生压应力。本发明的发明人对此进行研究，并在本发明中提出一种新的金属氧化物半导体器件及其形成方法。为了便于理解本发明的精神和实质，在下文结合附图和实施方式对本发明进行进一步的说明。图1是本发明的一个实施例所提供的金属氧化物半导体器件的形成方法的流程示意图，包括步骤S101，提供第一衬底，所述第一衬底表面形成有第二半导体层，所述第二半导体层的晶体取向不同于所述第一衬底的晶体取向；步骤S102，在所述第二半导体层表面形成第一伪栅极以及覆盖所述第一伪栅极侧壁的第一侧墙，并以所述第一侧墙为掩膜注入离子，在第一衬底和第二半导体层内形成第一源极与第一漏极；步骤S103，形成覆盖所述第二半导体层和第一侧墙的第一绝缘介质层；步骤S104，去除第一伪栅极以及与第一伪栅极位置对应的第二半导体层；步骤S105，去除第一侧墙，形成第一开口，并沿第一开口注入离子，在第一衬底和第二半导体层内形成第一浅掺杂区；步骤S106，形成覆盖所述第一开口侧壁的第二侧墙；步骤S107，在所述第二侧墙表面和所述第一开口底部形成第一高k介质层；步骤S108，形成填充满所述第一开口的第一金属层，所述第一金属层和第一高k 介质层构成第一金属栅极结构。本发明通过在第一衬底表面形成与第一衬底具有不同晶体取向的半导体层，并利用不同晶体取向半导体层之间所产生的应力提高载流子的迁移率，从而提高半导体器件的性能。本发明PMOS器件的沟道形成在(110)结晶取向的硅晶片内，载流子空穴在(110) 结晶取向的硅晶片内迁移率高，NMOS器件的沟道形成在(100)结晶取向的硅晶片内，载流子电子在(100)结晶取向的硅晶片内迁移率高，从而提高了器件中载流子的迁移率。本发明采用高k栅介质取代传统的二氧化硅栅介质，避免了现有工艺中的漏电流问题。本发明工艺简单，费用小。参考图2，提供第一衬底100，所述第一衬底100表面形成有第二半导体层110，所述第二半导体层110的晶体取向不同于所述第一衬底100的晶体取向。所述第二半导体层的厚度是3-30nm。第二半导体层的厚度太小不足以与第一衬底产生应力，以影响载流子的迁移率；第二半导体层的厚度太大会加大后续离子注入以及去除工艺的难度，并且不利于器件小型化。所述第一衬底100可以选自N型硅基底、P型硅基底、绝缘层上的硅(SOI)或者还可以包括其它功能层。所述第一衬底100还包含隔离结构101。在本实施例中，当所述第一衬底100的晶体取向是(100)时，第一衬底100选择P 型硅基底，且第二半导体层的晶体取向是(110)。当所述第一衬底的晶体取向是(110)时， 第一衬底100选择N型硅基底，第二半导体层的晶体取向是(100)。在本发明的其他实施例中，所述第一衬底100表面还包括第一半导体层，所述第一半导体层位于第二半导体层110和第一衬底100之间，且所述第一半导体层的晶体取向与第二半导体层110的晶体取向不相同。
对应地，当所述第一半导体层的晶体取向是(100)时，第二半导体层的晶体取向是(110)。当所述第一半导体层的晶体取向是(110)时，第二半导体层的晶体取向是(100)。 在对应的实施例中，后续形成的金属氧化物半导体结构的源、漏极可以位于第一半导体层内。参考图3，在所述第二半导体层110表面形成第一伪栅极122以及覆盖所述第一伪栅极122侧壁的第一侧墙121，并以所述第一侧墙121为掩膜注入离子，在第一衬底100和第二半导体层110内形成第一源极与第一漏极130。优选地，所述第二半导体层110表面与所述第一伪栅极122之间还形成有第一栅介质层120。所述第一伪栅极122采用现有工艺形成，所述第一伪栅极122的侧壁垂直于所述第一衬底100的表面。所述第一伪栅极122的高度为300A~800A,在本发明的一个实施
例中，所述第一伪栅极122的高度为40()八,所述栅介质层120高度为10Λ~40Α,在本发明
的一个实施例中，所述第一栅介质层120的高度为15人。所述第一伪栅极122的材质可以为多晶硅、锗、锗化硅、氮化硅或氧化硅中的一种或组合。本实施方式中，所述第一伪栅极122的材质为多晶硅。所述栅介质层120的材质为氧化硅、氮氧化硅、氮化硅之一或组合。所述第一侧墙121的材质为氧化硅或氮氧化硅。当所述第一衬底100的晶体取向是(100)，第二半导体层的晶体取向是(110)时， 所注入的离子是η型离子。即后续形成的金属氧化物半导体器件的主要载流子是电子。当所述第一衬底的晶体取向是(110)，第二半导体层的晶体取向是(100)时，所注入的离子是P型离子。即后续形成的金属氧化物半导体器件的主要载流子是空穴。参考图4，形成覆盖所述第二半导体层110和第一侧墙121的第一绝缘介质层 140。所述第一绝缘介质层140与第一侧墙121具有较大的刻蚀选择比。在本发明的一个实施例中，当第一侧墙121的材质是二氧化硅时，所述第一绝缘介质层140的材质是氮化硅；当第一侧墙121的材质是氮化硅时，所述第一绝缘介质层140的材质是二氧化硅。在本发明的一个实施例中，先形成覆盖所述第二半导体层110和第一伪栅极122 的第一绝缘介质层，然后进行平坦化处理，直至暴露所述第一伪栅极122，形成所述第一绝缘介质层140。参考图5，去除第一伪栅极122以及与第一伪栅极122位置对应的第二半导体层 110。在所述第二半导体层110表面与所述第一伪栅极122之间还形成有第一栅介质层 120的实施例中，还包括去除第一栅介质层120的步骤。所述第一伪栅极122的去除方法可以为干法刻蚀或者湿法刻蚀。若为干法刻蚀， 可以采用包含氯基、氟基的离子体进行刻蚀；若为湿法刻蚀，可以采用氢氧化铵溶液进行刻蚀去除，或者也可以采用硝酸和氢氟酸的混合溶液进行刻蚀去除。去除与第一伪栅极122位置对应的第二半导体层110采用的是含KOH的溶液。因为当所述第一衬底100的晶体取向是(100)，第二半导体层110的晶体取向是 (110)时，所注入的离子是η型离子。即后续形成的金属氧化物半导体器件的主要载流子是电子。晶体取向是(110)的第二半导体层110对晶体取向是(100)的沟道产生张应力，提高电子在沟道区的迁移率。
当所述第一衬底的晶体取向是(110)，第二半导体层110的晶体取向是(100)时， 所注入的离子是P型离子。即后续形成的金属氧化物半导体器件的主要载流子是空穴。晶体取向是(100)的第二半导体层110对晶体取向是(110)的沟道产生压应力，提高空穴在沟道区的迁移率。
同时，电子在(100)硅表面取向上有较高迁移率，而空穴在(110)表面取向上具有较高迁移率。
所以，为了提高主要载流子在沟道区的迁移率，在此步骤中去除与第一伪栅极122 位置对应的第二半导体层110。
在后续步骤中，还将在去除与第一伪栅极122位置对应的第二半导体层110所保留的第一衬底100表面形成第一高k介质层，在第一高k介质层表面形成金属栅，以避免第一漏电流的产生。
参考图6，去除第一侧墙121，形成第一开口 141，并沿第一开口 140注入离子，在第一衬底100和第二半导体层110内形成浅掺杂区漏150。
在本实施例中，通过控制离子注入的角度控制浅掺杂的区域，如图6所示，浅掺杂第一源区150和浅掺杂第一漏区150分别形成，离子注入方向与第一衬底的夹角的范围在 15-40°，所形成的浅掺杂第一源区150和浅掺杂第一漏区150位于第一开口 140两侧的第一衬底与第二半导体层110内。
参考图7，形成覆盖所述第一开口 141侧壁的第二侧墙142。
所述第二侧墙142对后续形成的金属栅有保护作用。
所述第二侧墙142的形成工艺可以采用现有的化学气相沉积工艺，形成填充满所述开口 141的介质层，然后利用回刻工艺形成所述第二侧墙142。
如果所述第一绝缘介质层140的材质是二氧化硅，所述第二侧墙142的材质可以选择氮化硅；如果所述第一绝缘介质层140的材质是氮化硅，所述第二侧墙142的材质可以选择二氧化硅。
因为器件小型化的要求，所述第二侧墙的厚度小于lOnm，在本发明的较佳实施例中，第二侧墙的厚度为7nm。
参考图8，在所述第二侧墙142表面和所述第一开口 141底部形成第一高k介质层 143。
所述第一高k介质层143可以是二氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、 氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌中的一种。此处仅描述了可用于形成第一高k介质层143的几个实例，但是所述第一高k介质层143也可以由于其他材料形成。
形成所述第一高k介质层143后，还可以对所述第一高k介质层143进行其他处理，例如退火工艺，以提第一高k介质层143的质量。
因为所述第二侧墙的厚度比较小，一般是小于lOnm，所以为了避免后续形成的金属栅与第一源极130、第一漏极130之间产生漏电流，所述第一高k介质层143还覆盖第二侧墙142表面。
所形成的第一高k介质层143可以避免漏电流的产生。
参考图9，形成填充满所述第一开口 141的第一金属层160，所述第一金属层160 和第一高k介质层143构成金属栅极结构。
所述第一金属层160 的材料可以为 Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、 TaSiN、W、WN、WSi中的一种或多种组合。形成所述第一金属层160的工艺可以采取物理气相沉积法或者原子层沉积法。
相应地，本发明还提供采用上述方法所得到的金属氧化物半导体器件。请参考图 9，本发明的一个实施例中所形成的金属氧化物半导体器件包括
第一衬底100，所述第一衬底100表面形成有第二半导体层110，所述第二半导体层110的晶体取向不同于所述第一衬底100的晶体取向；
位于所述第二半导体层110表面的第一绝缘介质层140 ；
贯穿第一绝缘介质层140和第二半导体层110的开口，以及覆盖所述开口侧壁的第二侧墙142 ；
覆盖所述第二侧墙142表面和所述第一开口底部的第一高k介质层143 ；
填充满所述第一开口的第一金属层160，所述第一金属层160和第一高k介质层 143构成金属栅极结构；
位于所述金属栅极结构两侧的第二半导体层110和第一衬底100内的第一源极/ 第一漏极130 ；
位于所述第一金属层两侧的第二半导体层110和第一衬底100内的浅掺杂区50。
本发明所提供的金属氧化物半导体器件之间以隔离结构隔离。
所述第一衬底100表面还包括第一半导体层，所述第一半导体层位于第二半导体层和第一衬底100之间，且所述第一半导体层的晶体取向与第二半导体层的晶体取向不相同。
优选地，当所述第一衬底的晶体取向是(100)，第二半导体层的晶体取向是(110) 时，所述第一源极、第一漏极的掺杂类型为η型。
优选地，当所述第一衬底的晶体取向是(110)，第二半导体层的晶体取向是(100) 时，所述第一源极、第一漏极的掺杂类型为P型。
本发明通过在第一衬底表面形成与第一衬底具有不同晶体取向的半导体层，并利用不同晶体取向半导体层之间所产生的应力提高载流子的迁移率，从而提高半导体器件的性能。
于此同时，本发明在(110)取向的第一衬底内形成PM0S，在(100)取向的第一衬底内形成NM0S，提高了载流子的迁移率。
此外，本发明采用高k栅介质取代传统的二氧化硅栅介质，避免了现有工艺中的漏电流问题。并且本发明工艺简单，费用小。
由上面的分析以及背景技术可以得知，在(110)取向的晶体表面形成PM0S，在 (100)取向的晶体表面形成NM0S，可以提高互补金属氧化物半导体器件形成方法，但是现有的相关技术工艺复杂，费用高。本发明的发明人在本发明中还提供一种互补金属氧化物半导体器件形成方法。
图10是所提供的互补金属氧化物半导体器件形成方法的一个实施例的流程示意图，包括
步骤S201，提供第二衬底，所述第二衬底表面形成有第四半导体层，所述第四半导体层的晶体取向不同于所述第二衬底的晶体取向，所述第二衬底至少包括一个NMOS区域和一个PMOS区域；
步骤S202，在位于NMOS区域和PMOS区域的第四半导体层表面分别形成第二伪栅极以及覆盖所述第二伪栅极侧壁的第三侧墙，并以所述第三侧墙为掩膜注入离子，在第二衬底和第四半导体层内分别形成NMOS区域和PMOS区域的第二源极与第二漏极；
步骤S203，形成覆盖所述第四半导体层和第三侧墙的第二绝缘介质层；
步骤S204，去除第二伪栅极；
步骤S205，去除第三侧墙，形成贯穿第二绝缘介质层的第二开口，并分别沿位于 NMOS区域和PMOS区域的第二开口注入离子，在第二衬底和第四半导体层内形成第二浅掺杂区；
步骤S206，形成覆盖所述第二开口侧壁的第四侧墙；
步骤S207，在所述第四侧墙表面和所述第二开口底部形成第二高k介质层；
步骤S208，形成填充满所述第二开口的第二金属层，所述第二金属层和第二高k 介质层构成金属栅极结构。
本发明在同一衬底上实现，在(110)结晶取向的硅晶片表面形成PMOS器件，在 (100)结晶取向的硅晶片表面形成NMOS器件，从而同时提高NMOS器件与PMOS器件的性能；
本发明引入了不同结晶取向的硅晶片之间的应力，进一步提高载流子的迁移率， 从而提高器件的性能；
本发明中NMOS区域和PMOS区域形成在同一衬底表面，且表面的结晶取向相同，从而在后续步骤可以直接在衬底表面进行后续工艺，而不需要通过选择性外延生长实现NMOS 区域和PMOS区域表面结晶取向相同，工艺简单；
本发明通过采用由高k介质层和金属层组成的金属栅极结构避免了漏电流的产生。
为了更好地阐明本发明的实质，在下文中结合附图对本发明做进一步的阐述。
参考图11，提供第二衬底200，所述第二衬底200表面形成有第四半导体层210，所述第四半导体层210的晶体取向不同于所述第二衬底200的晶体取向，所述第二衬底200 至少包括一个匪OS区域A和一个PMOS区域B。
所述第四半导体层210的厚度是3-30nm。第四半导体层210的厚度太小不足以与衬底产生应力，以影响载流子的迁移率；第四半导体层210的厚度太大会加大后续离子注入以及去除工艺的难度，并且不利于器件小型化。
所述第二衬底200可以选自N型硅基底、P型硅基底、绝缘层上的硅(SOI)或者还可以包括其它功能层。所述第二衬底200还包含隔离结构，相邻器件之间以隔离结构隔开。
在本实施例中，当所述第二衬底200的晶体取向是(100)时，第四半导体层210的晶体取向是(110)。当所述第二衬底的晶体取向是(110)时，第四半导体层210的晶体取向是(100)。
在本发明的实施例中还包括，在NMOS区域A形成ρ型阱300，在PMOS区域B形成 η型阱400。
在本实施例中。第四半导体层210的表面形成有第二栅介质层201，所述第二栅介质层210的材质是二氧化硅。
在本发明的其他实施例中，所述衬底表面还包括第三半导体层，所述第三半导体层位于第四半导体层和第二衬底之间，且所述第三半导体层的晶体取向与第四半导体层的晶体取向不相同。
接着，参考图12，在位于NMOS区域和PMOS区域的第四半导体层表面分别形成第二伪栅极以及覆盖所述第二伪栅极侧壁的第三侧墙，并以所述第三侧墙为掩膜注入离子，在第二衬底和第四半导体层内分别形成NMOS区域和PMOS区域的第二源极与第二漏极。
形成所述第二源极与第二漏极的步骤包括对进行两次离子注入，分别以位于NMOS 区域A和PMOS区域B第二伪栅极220以及第三侧墙230为掩膜向第四半导体层210和衬底200注入η型离子和ρ型离子，在位于NMOS区域A的第二伪栅极220以及第三侧墙230 两侧形成η型的第二重掺杂源极240和漏极Μ0，在位于PMOS区域B的第二伪栅极220以及第三侧墙230两侧形成ρ型的第二重掺杂源极250和漏极250。在形成源、漏极之后，继续对所述第二衬底200进行退火处理，激活掺杂的注入离子。所述退火处理也可以在形成第二浅掺杂源、漏极之后一并进行。
在不同的实施例中，所述深掺杂区还可以采用凸起的源漏结构，包括在形成第三侧墙230之后，刻蚀第三侧墙230两侧的衬底和第四半导体层210以形成源漏区开口，之后，在所述源漏区开口中外延重掺杂的半导体材料，从而形成重掺杂区。
参考图13，形成覆盖所述第四半导体层210和第三侧墙230的第二绝缘介质层 260。
所述第二绝缘介质层260与第三侧墙230具有较大的刻蚀选择比。在本发明的一个实施例中，当第三侧墙230的材质是二氧化硅时，所述第二绝缘介质层260的材质是氮化硅；当第三侧墙230的材质是氮化硅时，所述第二绝缘介质层沈0的材质是二氧化硅。
在本发明的一个实施例中，先形成覆盖所述第四半导体层210和第二伪栅极220 的第二绝缘介质层，然后进行平坦化处理，直至暴露所述第二伪栅极220，形成所述第二绝缘介质层沈0。
参考图14，去除第二伪栅极220。
在所述第四半导体层210表面与所述第二伪栅极220之间还形成有第二栅介质层 201的实施例中，还包括去除第二栅介质层201的步骤。
所述第二伪栅极220的去除方法可以为干法刻蚀或者湿法刻蚀。若为干法刻蚀， 可以采用包含氯基、氟基的离子体进行刻蚀；若为湿法刻蚀，可以采用氢氧化铵溶液进行刻蚀去除，或者也可以采用硝酸和氢氟酸的混合溶液进行刻蚀去除。
参考图15，去除第三侧墙206，形成贯穿第二绝缘介质层260的第二开口 270，并分别沿位于NMOS区域A和PMOS区域B的第二开口 270注入离子，在第二衬底200和第四半导体层210内形成第二浅掺杂区。
当第二衬底的晶体取向是(100)时，所述第二开口 270还贯穿位于NMOS区域A的第四半导体层210。
在本实施例中，示例地显示了第二衬底的晶体取向是(100)，所述第二开口 270还贯穿位于NMOS区域A的第四半导体层210的情况。在本实施例中，去除与第二伪栅极220位置对应的第四半导体层210采用的是含KOH的溶液。
当第二衬底的晶体取向是(110)时，所述第二开口 270还贯穿位于PMOS区域B的第四半导体层210。
在本发明中，在同一衬底表面，通过控制NMOS区域和PMOS区域的刻蚀深度，同时实现在NMOS器件的沟道形成在晶体取向是(100)的硅晶体内，PMOS器件的沟道形成在晶体取向是(110)的硅晶体内，且表面硅晶体取向相同。工艺简单，载流子迁移率高。
形成所述浅掺杂区的步骤包括对进行两次离子注入，分别沿位于NMOS区域A和 PMOS区域B的第二开口 270向第四半导体层210和第二衬底200注入η型离子和ρ型离子，在位于NMOS区域A的第二开口 270两侧形成η型的第二浅掺杂源极280和漏极观0，在位于PMOS区域B的第二开口 270两侧形成ρ型的第二浅掺杂源极290和漏极四0。在形成浅掺杂区之后，继续对所述第二衬底200进行退火处理，激活掺杂的注入离子。
在本发明的实施例中，通过控制离子注入的角度，控制第二浅掺杂区的位置，在本实施例中，离子注入的角度范围是15-40°。
参考图16，形成覆盖所述第二开口 270侧壁的第四侧墙271。
所述第四侧墙271对后续形成的第二金属栅有保护作用。
所述第四侧墙271的形成工艺可以采用现有的化学气相沉积工艺，形成填充满所述第二开口 270的介质层，然后利用回刻工艺形成所述第四侧墙271。
如果所述第二绝缘介质层沈0的材质是二氧化硅，所述第四侧墙271的材质可以选择氮化硅；如果所述第二绝缘介质层260的材质是氮化硅，所述第四侧墙271的材质可以选择二氧化硅。
因为器件小型化的要求，所述第四侧墙271的厚度小于lOnm，在本发明的较佳实施例中，第四侧墙271的厚度为7nm。
参考图17，在所述第四侧墙271表面和所述第二开口 270底部形成第二高k介质层 272。
所述第二高k介质层272可以是二氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、 氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌中的一种。此处仅描述了可用于形成第二高k介质层272的几个实例，但是所述第二高k介质层272也可以由于其他材料形成，一般地，所述第二高k介质层272的k值大于10。
形成所述第二高k介质层272后，还可以对所述第二高k介质层272进行其他处理，例如退火工艺，以提第二高k介质层272的质量。
因为所述第四侧墙271的厚度比较小，一般是小于lOnm，所以为了避免后续形成的第二金属栅与第二源极、漏极之间产生漏电流，所述第二高k介质层272还覆盖第四侧墙 271表面。
参考图18，形成填充满所述第二开口的第二金属层273，所述第二金属层273和第二高k介质层272构成第二金属栅极结构。
所述第二金属层273 的材料可以为 Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、 TaSiN、W、WN、WSi中的一种或多种组合。形成所述第二金属层273的工艺可以采取物理气相沉积法或者原子层沉积法。
相应地，本发明还提供利用上述方法得到的本发明还提供一种互补金属氧化物半导体器件。请参考图18，本发明所提供的互补金属氧化物半导体器件包括
第二衬底200，所述第二衬底200表面形成有第四半导体层210，所述第四半导体层210的晶体取向不同于所述第二衬底200的晶体取向，所述第二衬底200至少包括一个 NMOS区域A和一个PMOS区域B ；
位于所述第四半导体层210表面的第二绝缘介质层沈0 ；
分别位于NMOS区域A和PMOS区域B，且贯穿第二绝缘介质层260的第二开口，以及覆盖所述第二开口侧壁的第四侧墙271 ；
覆盖所述第四侧墙271表面和所述第二开口底部的第二高k介质层272 ；
填充满所述第二开口的第二金属层273，所述第二金属层和第二高k介质层272构成第二金属栅极结构；
位于所述第二金属栅极结构两侧的第四半导体层210和第二衬底200内的第二源极、漏极；
位于所述第二金属层两侧的第四半导体层210和第二衬底200内的第二浅掺杂区。
优选地，当第二衬底200的晶体取向是(100)时，所述第二开口还贯穿位于NMOS 区域A的第四半导体层210。
优选地，当第二衬底200的晶体取向是(110)时，所述第二开口还贯穿位于PMOS 区域B的第四半导体层210。
优选地，所述第四半导体层210的厚度是3-30nm。
优选地，所述第四半导体层210表面与所述第二伪栅极220之间还形成有第二栅介质层210。
优选地，所述第四侧墙271的厚度小于10nm。
通过本发明所提供的方法所形成的互补金属氧化物半导体器件不止实现了混合取向衬底，即在(100)晶体表面形成NMOS器件，在(110)晶体表面形成PMOS器件，而且不同取向晶体之间的应力对器件的性能有进一步的提高。从而实现了对载流子迁移率的协同提尚。
综上，与现有技术相比，本发明具有以下优点
第一，本发明通过在衬底表面形成与衬底具有不同晶体取向的半导体层，并利用不同晶体取向半导体层之间所产生的应力提高载流子的迁移率，从而提高半导体器件的性能。
第二，本发明通过在衬底表面形成与衬底具有不同晶体取向的半导体层，在(100) 取向的晶体表面形成NM0S，在(110)取向的晶体表面形成PM0S，提高了载流子的迁移率。
第三，本发明采用高k栅介质取代传统的二氧化硅栅介质，避免了现有工艺中的漏电流问题。
第四，本发明工艺简单，费用小。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种金属氧化物半导体器件形成方法，其特征在于，包括提供第一衬底，所述第一衬底表面形成有第二半导体层，所述第二半导体层的晶体取向不同于所述第一衬底的晶体取向；在所述第二半导体层表面形成第一伪栅极以及覆盖所述第一伪栅极侧壁的第一侧墙， 并以所述第一侧墙为掩膜注入离子，在第一衬底和第二半导体层内形成第一源极与第一漏极；形成覆盖所述第二半导体层和第一侧墙的第一绝缘介质层；去除第一伪栅极以及与第一伪栅极位置对应的第二半导体层；去除第一侧墙，形成第一开口，并沿第一开口注入离子，在第一衬底和第二半导体层内形成第一浅掺杂区；形成覆盖所述第一开口侧壁的第二侧墙；在所述第二侧墙表面和所述第一开口底部形成第一高k介质层；形成填充满所述第一开口的第一金属层，所述第一金属层和第一高k介质层构成第一金属栅极结构。
2.依据权利要求1的金属氧化物半导体器件形成方法，其特征在于，所述第一衬底表面还包括第一半导体层，所述第一半导体层位于第二半导体层和第一衬底之间，且所述第一半导体层的晶体取向与第二半导体层的晶体取向不相同。
3.依据权利要求1的金属氧化物半导体器件形成方法，其特征在于，当所述第一衬底的晶体取向是(100)，第二半导体层的晶体取向是(110)时，所注入的离子是η型离子。
4.依据权利要求1的金属氧化物半导体器件形成方法，其特征在于，当所述第一衬底的晶体取向是(110)，第二半导体层的晶体取向是(100)时，所注入的离子是ρ型离子。
5.依据权利要求1或3或4的金属氧化物半导体器件形成方法，其特征在于，所述第二半导体层表面与所述第一伪栅极之间还形成有第一栅介质层。
6.依据权利要求1或3或4的金属氧化物半导体器件形成方法，其特征在于，去除与第一伪栅极位置对应的第二半导体层采用的是含KOH的溶液。
7.依据权利要求1或3或4的金属氧化物半导体器件形成方法，其特征在于，所述第二半导体层的厚度是3-30nm。
8.依据权利要求1或3或4的金属氧化物半导体器件形成方法，其特征在于，沿第一开口注入离子，在第一衬底和第二半导体层内形成浅掺杂区时，离子注入的角度范围是 15-40° 。
9.依据权利要求1或3或4的金属氧化物半导体器件形成方法，其特征在于，所述高k 介质层的材料是二氧化铪、氧化铪硅。
10.依据权利要求1或3或4的金属氧化物半导体器件形成方法，其特征在于，所述第二侧墙的材料是二氧化硅或者氮化硅。
11.依据权利要求10的金属氧化物半导体器件形成方法，其特征在于，所述第二侧墙的厚度小于10nm。
12.依据权利要求1的金属氧化物半导体器件形成方法，其特征在于，当所述第一侧墙的材料是二氧化硅时，所述第一绝缘介质层的材料是氮化硅。
13.依据权利要求1的金属氧化物半导体器件形成方法，其特征在于，当所述第一侧墙的材料是氮化硅时，所述第一绝缘介质层的材料是二氧化硅。
14.一种金属氧化物半导体器件，其特征在于，包括第一衬底，所述第一衬底表面形成有第二半导体层，所述第二半导体层的晶体取向不同于所述第一衬底的晶体取向；位于所述第二半导体层表面的第一绝缘介质层；贯穿第一绝缘介质层和第二半导体层的第一开口，以及覆盖所述第一开口侧壁的第二侧墙；覆盖所述第二侧墙表面和所述第一开口底部的高k介质层； 填充满所述第一开口的金属层，所述金属层和高k介质层构成金属栅极结构； 位于所述金属栅极结构两侧的第二半导体层和第一衬底内的源极、漏极； 位于所述金属层两侧的第二半导体层和第一衬底内的浅掺杂区。
15.依据权利要求14的金属氧化物半导体器件，其特征在于，所述第一衬底表面还包括第一半导体层，所述第一半导体层位于第二半导体层和第一衬底之间，且所述第一半导体层的晶体取向与第二半导体层的晶体取向不相同。
16.依据权利要求14的金属氧化物半导体器件，其特征在于，当所述第一衬底的晶体取向是(100)，第二半导体层的晶体取向是(110)时，所述第一源极、第一漏极的掺杂类型为η型。
17.依据权利要求14的金属氧化物半导体器件，其特征在于，当所述第一衬底的晶体取向是(110)，第二半导体层的晶体取向是(100)时，所述第一源极、第一漏极的掺杂类型为P型。
18.—种互补金属氧化物半导体器件形成方法，其特征在于，包括提供第二衬底，所述第二衬底表面形成有第四半导体层，所述第四半导体层的晶体取向不同于所述第二衬底的晶体取向，所述第二衬底至少包括一个NMOS区域和一个PMOS区域；在位于NMOS区域和PMOS区域的第四半导体层表面分别形成第二伪栅极以及覆盖所述第二伪栅极侧壁的第三侧墙，并以所述第三侧墙为掩膜注入离子，在第二衬底和第四半导体层内分别形成NMOS区域和PMOS区域的第二源极与第二漏极；形成覆盖所述第四半导体层和第三侧墙的第二绝缘介质层；去除第二伪栅极； 去除第三侧墙，形成贯穿第二绝缘介质层的第二开口，并分别沿位于NMOS区域和PMOS 区域的第二开口注入离子，在第二衬底和第四半导体层内形成第二浅掺杂区； 形成覆盖所述第二开口侧壁的第四侧墙； 在所述第四侧墙表面和所述第二开口底部形成第二高k介质层； 形成填充满所述第二开口的第二金属层，所述第二金属层和第二高k介质层构成第二金属栅极结构。
19.依据权利要求18的互补金属氧化物半导体器件形成方法，其特征在于，当第二衬底的晶体取向是(100)时，所述第二开口还贯穿位于NMOS区域的第四半导体层。
20.依据权利要求18的互补金属氧化物半导体器件形成方法，其特征在于，当第二衬底的晶体取向是(110)时，所述第二开口还贯穿位于PMOS区域的第四半导体层。
21.依据权利要求19或20的互补金属氧化物半导体器件形成方法，其特征在于，所述第四半导体层的厚度是3-30nm。
22.依据权利要求19或20的互补金属氧化物半导体器件形成方法，其特征在于，沿第二开口注入离子，在第二衬底和第四半导体层内形成浅掺杂区时，离子注入的角度范围是 15-40° 。
23.依据权利要求19或20的互补金属氧化物半导体器件形成方法，其特征在于，所述第四半导体层表面与所述第二伪栅极之间还形成有第二栅介质层。
24.依据权利要求19或20的互补金属氧化物半导体器件形成方法，其特征在于，所述第四侧墙的厚度小于10nm。
25.依据权利要求19或20的互补金属氧化物半导体器件形成方法，其特征在于，所述第二衬底与第四半导体层之间还包括第三半导体层，所述第三半导体层的晶体取向不同于第四半导体层的晶体取向。
26.—种互补金属氧化物半导体器件，其特征在于，包括第二衬底，所述第二衬底表面形成有第四半导体层，所述第四半导体层的晶体取向不同于所述第二衬底的晶体取向，所述第二衬底至少包括一个NMOS区域和一个PMOS区域； 位于所述第四半导体层表面的第二绝缘介质层；分别位于NMOS区域和PMOS区域，且贯穿第二绝缘介质层的第二开口，以及覆盖所述第二开口侧壁的第四侧墙；覆盖所述第四侧墙表面和所述第二开口底部的第二高k介质层； 填充满所述第二开口的第二金属层，所述第二金属层和第二高k介质层构成第二金属栅极结构；位于所述第二金属栅极结构两侧的第四半导体层和第二衬底内的第二源极、第二漏极；位于所述金属层两侧的第四半导体层和第二衬底内的浅掺杂区。
27.依据权利要求沈的互补金属氧化物半导体器件，其特征在于，当第二衬底的晶体取向是(100)时，所述第二开口还贯穿位于NMOS区域的第四半导体层。
28.依据权利要求沈的互补金属氧化物半导体器件，其特征在于，当第二衬底的晶体取向是(110)时，所述第二开口还贯穿位于PMOS区域的第四半导体层。
29.依据权利要求27或观的互补金属氧化物半导体器件，其特征在于，所述第四半导体层的厚度是3-30nm。
30.依据权利要求27或观的互补金属氧化物半导体器件，其特征在于，所述第四半导体层表面与所述第二伪栅极之间还形成有第二栅介质层。
31.依据权利要求27或观的互补金属氧化物半导体器件，其特征在于，所述第四侧墙的厚度小于10nm。
32.依据权利要求27或观的互补金属氧化物半导体器件，其特征在于，所述第二衬底与第四半导体层之间还包括第三半导体层，所述第三半导体层的晶体取向不同于第四半导体层的晶体取向。
全文摘要
一种金属氧化物半导体结构及其形成方法，一种互补金属氧化物半导体器件形成方法。本发明的优点在于第一，通过在衬底表面形成与衬底具有不同晶体取向的半导体层，并利用不同晶体取向半导体层之间所产生的应力提高载流子的迁移率，从而提高半导体器件的性能；第二，本发明通过在衬底表面形成与衬底具有不同晶体取向的半导体层，在(100)取向的晶体表面形成NMOS，在(110)取向的晶体表面形成PMOS，提高了载流子的迁移率；第三，本发明采用高k栅介质取代传统的二氧化硅栅介质，避免了现有工艺中的漏电流问题；第四，本发明工艺简单，费用小。
文档编号H01L29/04GK102544096SQ20101061292
公开日2012年7月4日 申请日期2010年12月29日 优先权日2010年12月29日
发明者三重野文健 申请人:中芯国际集成电路制造(北京)有限公司