专利名称：导线架及运用此导线架的半导体封装件的制作方法
技术领域：
本实用新型涉及一种芯片封装结构，特别涉及一种导线架的结构。
背景技术：
请参照图IA及图1B，图IA为现有技术的半导体封装件10的结构平面示意图，图 IB为沿图IA的半导体封装件10的剖面线1B-1B所绘示的剖面示意图。导线架100由一架体110及一封装体120所组成，封装体120借由模具成型的方 式固设在架体Iio上。架体110的相对两侧具有多个接脚112，这些接脚112并位于封装 体120的相对两侧。架体110还具有一芯片承载座114，用以承载一芯片130。芯片130上 具有多个导线132，用以使芯片130与导线架100的接脚112电性连结。而芯片承载座114 具有相对的一顶面116以及一底面118。芯片承载座114还具有一侧面115，侧面115环绕 顶面116及底面118的外缘，且侧面115是与顶面116以及底面118连接。封装体120并 具有一容置室122，芯片承载座114位于容置室122内。封装体120并与芯片承载座114的 底面118以及侧面115接触，底面118以及侧面115并被封装体120贴覆，使得封装体120 环绕芯片承载座114并暴露出顶面116。由图IB可知，芯片承载座114借由底面118及侧面115与封装体120接触，使芯 片承载座114固设于封装体120的容置室内。另外，导线架100的芯片承载座114易因热 效应而导致挠曲变形。并且，导线架100的封装工艺是将众多不同材料的组件相互结合而 成，导线架100的芯片承载座114在封装工艺中承受温度负载，因与封装体120间热膨胀系 数的差异，也易导致芯片承载座114挠曲变形。意即芯片承载座114与封装体120在受温 度影响而膨胀或收缩时，两者接触面的膨胀量或是收缩量因膨胀系数的差异而不一至，导 至芯片承载座114与封装体120间的接触面有一内应力的产生，此内应力使得芯片承载座 114挠曲变形。而芯片承载座114的翘曲变形将会造成芯片承载座114产生相对架体110的一位 移量，相对也连带使得位于芯片承载座114上的芯片130产生相对架体110的一位移量。当 芯片130产生相对架体110的位移时，连接于芯片130与架体110间的导线132会受到此 位移所产生的一拉伸力或是一挤压力影响。此拉伸力容易导致导线132受拉扯而断裂造成 断路，而挤压力容易导致导线132拱曲而压到架体110其它部位而造成与非原先对应的接 脚112的其它接脚有电性连结的关系，便会造成短路。此外，若芯片承载座114因翘曲变形 而使芯片承载座114的任一端翘起触碰到接脚112，也会造成短路的现象。上述的情况皆会 导致半导体封装件10的损坏。
实用新型内容鉴于以上的问题，本实用新型的目的在于提供一种导线架，借以解决现有导线架 的芯片承载座因热胀冷缩而导致翘曲变形，使得半导体封装件损坏的问题。本实用新型所揭露一实施例的导线架，包含一架体、一封装体以及一固设胶体。其中架体具有一芯片承载座，芯片承载座具有相对的一顶面以及一底面，芯片承载座还具有 一侧面，侧面环绕顶面及底面的外缘，且侧面与顶面以及底面连接。芯片承载座并具有一通 孔，通孔由顶面贯穿芯片承载座至底面。而封装体固设于架体，封装体并与芯片承载座的底 面以及侧面接触，底面以及侧面并被封装体贴覆，使得封装体环绕芯片承载座并暴露出顶 面。另外固设胶体填充满通孔内，固设胶体并与贴覆及接触底面的封装体结合。本实用新型所揭露一实施例的半导体封装件，包含上述的导线架、一芯片以及多 个导线。其中架体还具有多个接脚位于封装体相对两侧，芯片则位于芯片承载座上，另外这 些导线则将芯片电性连接于这些接脚。本实用新型所揭露一实施例的导线架，其中填满通孔内的固设胶体还凸出芯片承 载座的顶面，且固设胶体还覆盖顶面并与顶面接触。本实用新型所揭露一实施例的半导体封装件，包含上述的导线架、一芯片以及多 个导线。其中架体还具有多个接脚位于封装体相对两侧，芯片则位于芯片承载座上，另外这 些导线则将芯片电性连接于这些接脚。本实用新型所揭露一实施例的导线架，包含一架体、一封装体以及一固设胶体。其 中架体具有一芯片承载座，芯片承载座具有相对的一顶面以及一底面。芯片承载座还具有 一侧面，侧面环绕顶面及底面的外缘，且侧面与顶面以及底面连接。封装体则固设于架体， 封装体并与芯片承载座的底面以及侧面接触。底面以及侧面并被封装体贴覆，使得芯片承 载座被封装体环绕并透露出顶面。另外固设胶体贴覆至芯片承载座的顶面的外缘，固设胶 体覆盖顶面并与顶面接触，并且与环绕顶面的封装体结合。本实用新型所揭露一实施例的半导体封装件，包含上述的导线架、一芯片以及多 个导线。其中架体还具有多个接脚位于封装体相对两侧，芯片则位于芯片承载座上，另外这 些导线则将芯片电性连接于这些接脚。本实用新型所揭露一实施例的导线架，其中固设胶体贴覆至顶面相对两端的外缘。本实用新型所揭露一实施例的半导体封装件，包含上述的导线架、一芯片以及多 个导线。其中架体还具有多个接脚位于封装体相对两侧，芯片则位于芯片承载座上，另外这 些导线则将芯片电性连接于这些接脚。本实用新型所揭露一实施例的导线架，其中顶面为一多边形，固设胶体贴覆至多 边形的边角。本实用新型所揭露一实施例的半导体封装件，包含上述的导线架、一芯片以及多 个导线。其中架体还具有多个接脚位于封装体相对两侧，芯片则位于芯片承载座上，另外这 些导线则将芯片电性连接于这些接脚。由于本实用新型具有固设胶体的设置，可增加封装体与芯片承载座间的结合面积 或是夹持区域，进而增加芯片承载座固设于封装体上的强度。因此这种固设胶体的设计可 改善芯片承载座因热胀冷缩的翘曲变形而与封装体分离的现象。所以这样的芯片承载座可 以提供芯片良好的承载效果，避免因芯片承载座的翘曲变形而使得连接于芯片上的导线被 此翘曲变形所产生的一变形量所拉伸或是压缩，造成导线被扯断或是拱曲，使得半导体封 装件损坏。
以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型
5的限定。
图IA为现有的半导体封装件结构平面示意图；图IB为根据图IA的半导体封装件的剖面线1B-1B所绘示的剖面示意图；图2A为根据本实用新型一实施例的半导体封装件结构平面示意图；图2B为根据图2A的半导体封装件的剖面线2B-2B所绘示的剖面示意图；图3A为根据本实用新型一实施例的半导体封装件结构平面示意图；图3B为根据图3A的半导体封装件的剖面线3B-3B所绘示的剖面示意图；图4A为根据本实用新型一实施例的半导体封装件结构平面示意图；图4B为根据图4A的半导体封装件的剖面线4B-4B所绘示的剖面示意图；图5A为根据本实用新型一实施例的半导体封装件结构平面示意图；以及图5B为根据图5A的半导体封装件的剖面线5B-5B所绘示的剖面示意图。其中，附图标记[0030]10、20、30、40、50半导体封装件[0031]100、200、300、400、500导线架[0032]110、210、310、410、510架体[0033]112、212、312、412、512接脚[0034]114、214、314、414、514芯片承载座[0035]115、215、315、415、515侧面[0036]116、216、316、416、516顶面[0037]118、218、318、418、518底面[0038]120、220、320、420、520封装体[0039]122、222、322、422、522容置槽[0040]130、230、330、430、530-H-* LL 心片[0041]132、232、332、432、532导线[0042]219,319通孔[0043]240、340、440、540固设胶体
具体实施方式
以下结合附图对本实用新型的结构原理和工作原理作具体的描述请参照图2A及图2B，图2A为根据本实用新型一实施例的半导体封装件20的结构 平面示意图，图2B为沿图2A的半导体封装件20的剖面线2B-2B所绘示的剖面示意图。半导体封装件20包含一导线架200以及一芯片230。其中导线架200包含一架 体210、一封装体220以及一固设胶体240。架体210具有一芯片承载座214，用以承载芯片 230，芯片230即设置于芯片承载座214上。芯片承载座214具有相对的一顶面216以及一 底面218，且芯片承载座214还具有一侧面215。侧面215环绕顶面216及底面218的外缘， 且侧面215是与顶面216以及底面218连接。另外，芯片承载座214并具有两个通孔219， 通孔219为一圆形孔，通孔219由顶面216贯穿芯片承载座214至底面218。需注意的是，
6上述通孔219的数量及形状非用以限定本实用新型。在依据本实用新型的其它实施例中， 通孔219的数量可以依据实际的需求而被增加或减少，另外通孔219的形状亦可以是四边 形或是其它多边形的外型。另外架体210还具有多个接脚212，而封装体220则例如是以模具成型的方式固 设于架体210，且封装体220材质可以是一环氧树酯。另外，这些接脚212位于封装体220 相对两侧。需注意的是，上述接脚212位于封装体220的相对位置非用以限定本实用新型。 举例而言，在依据本实用新型的其它实施例中，接脚212也可以位于封装体220的四侧。封 装体220并具有一容置槽222，芯片承载座214即位于容置槽222内。封装体220并与芯片 承载座214的底面218以及侧面215接触。底面218以及侧面215并被封装体220贴覆， 使得封装体220环绕芯片承载座214并由容置槽222内暴露出顶面216。固设胶体240则 填充满通孔219内，固设胶体240并与贴覆及接触底面218的封装体220结合。并且固设 胶体240能够以模具成型的方式固设于封装体220以及架体210上，且固设胶体240的材 质可以与封装体220相同。另外半导体封装件20还包含多个导线232，这些导线232可利用焊线式(wire bond)的方式使导线232的一端与芯片230电性连接，另一端与芯片承载座214周围的接脚 212电性连接，以使芯片230与接脚212间有电性连结的关系。借由固设胶体240填充满于两个通孔219内以及固设胶体240与封装体220的结 合，可增加封装体220与芯片承载座214间的接触面积，进而增加芯片承载座214固设于封 装体220的容置槽222内的强度。因此可改善芯片承载座214于热胀冷缩的环境下翘曲变 形而与封装体220分离的现象。所以这样的芯片承载座214可以提供芯片230良好的承载 效果，避免因芯片承载座214的翘曲变形而使得连接于芯片230上的导线232被此翘曲变 形所产生的一变形量所拉伸或是挤压，造成导线232被扯断或是拱曲，使得半导体封装件 20损坏。请参照图3A及图3B，图3A为根据本实用新型一实施例的半导体封装件30的结构 平面示意图，图3B为沿图3A的半导体封装件30的剖面线3B-3B所绘示的剖面示意图。半导体封装件30包含一导线架300以及一芯片330。其中导线架300包含一架 体310、一封装体320以及一固设胶体340。架体310具有一芯片承载座314，用以承载芯片 330，芯片330即设置于芯片承载座314上。芯片承载座314具有相对的一顶面316以及一 底面318，且芯片承载座314还具有一侧面315。侧面315环绕顶面316及底面318的外缘， 且侧面315是与顶面316以及底面318连接。另外，芯片承载座314并具有两个通孔319， 通孔319为一圆形孔，通孔319由顶面316贯穿芯片承载座314至底面318。需注意的是， 上述通孔319的数量及形状非用以限定本实用新型。在依据本实用新型的其它实施例中， 通孔319的数量可以依据实际的需求而被增加或减少，另外通孔319的形状亦可以是四边 形或是其它多边形的外型。另外架体310还具有多个接脚312，而封装体320则例如是以模具成型的方式固 设于架体310，且封装体320材质可以是一环氧树酯。另外，这些接脚312位于封装体320 相对两侧。需注意的是，上述接脚312位于封装体320的相对位置非用以限定本实用新型。 举例而言，在依据本实用新型的其它实施例中，接脚312也可以位于封装体320的四侧。封 装体320并具有一容置槽322，芯片承载座314即位于容置槽322内。封装体320并与芯片
7承载座314的底面318以及侧面315接触。底面318以及侧面315并被封装体320贴覆， 使得封装体320环绕芯片承载座314并由容置槽322内暴露出顶面316。固设胶体340则 填充满通孔319内，固设胶体340并与贴覆及接触底面318的封装体320结合。填满通孔 319内的固设胶体340还可以凸出芯片承载座314的顶面316，且凸出顶面316的固设胶体 340还覆盖顶面316并与顶面316接触。并且固设胶体340能够以模具成型的方式固设于 封装体320以及架体310上，且固设胶体340的材质可以与封装体320相同。另外半导体封装件30还包含多个导线332，这些导线332可利用焊线式(wire bond)的方式使导线332的一端与芯片330电性连接，另一端与芯片承载座314周围的接脚 312电性连接，以使芯片330与接脚312间有电性连结的关系。借由固设胶体340填充满于两个通孔319内并覆盖顶面316以及固设胶体340与 封装体320的结合，可增加封装体320与芯片承载座314间的接触面积以及封装体320对 芯片承载座314的夹持效果，进而增加芯片承载座314固设于封装体320的容置槽322内 的强度。因此可改善芯片承载座314于热胀冷缩的环境下翘曲变形而与封装体320分离的 现象。是以这样的芯片承载座314可以提供芯片330良好的承载效果，避免因芯片承载座 314的翘曲变形而使得连接于芯片330上的导线332被此翘曲变形所产生的一变形量所拉 伸或是挤压，造成导线332被扯断或是拱曲，使得半导体封装件30损坏。请参照图4A及图4B，图4A为根据本实用新型一实施例的半导体封装件40的结构 平面示意图，图4B为沿图4A的半导体封装件40的剖面线4B-4B所绘示的剖面示意图。半导体封装件40包含一导线架400以及一芯片430。其中导线架400包含一架 体410、一封装体420以及一固设胶体440。架体410具有一芯片承载座414，用以承载芯 片430，芯片430即设置于芯片承载座414上。芯片承载座414具有相对的一顶面416以及 一底面418，且芯片承载座414还具有一侧面415。侧面415环绕顶面416及底面418的外 缘，且侧面415是与顶面416以及底面418连接。另外架体410还具有多个接脚412，而封装体420则例如是以模具成型的方式固 设于架体410，且封装体420材质可以是一环氧树酯。另外，这些接脚412位于封装体420 相对两侧。需注意的是，上述接脚412位于封装体420的相对位置非用以限定本实用新型。 举例而言，在依据本实用新型的其它实施例中，接脚412也可以位于封装体420的四侧。封 装体420并具有一容置槽422，芯片承载座414即位于容置槽422内。封装体420并与芯片 承载座414的底面418以及侧面415接触。底面418以及侧面415并被封装体420贴覆， 使得封装体420环绕芯片承载座414并由容置槽422内暴露出顶面416。而顶面416为一 矩形面，固设胶体440贴覆至矩形面相对两端的外缘。固设胶体440覆盖顶面416并与顶 面416接触，并且与环绕顶面416的封装体420结合。并且固设胶体440能够以模具成型 的方式固设于封装体420以及架体410上，且固设胶体440的材质可以与封装体420相同。另外半导体封装件40还包含多个导线432，这些导线432可利用焊线式(wire bond)的方式使导线432的一端与芯片430电性连接，另一端与芯片承载座414周围的接脚 412电性连接，以使芯片430与接脚412间有电性连结的关系。借由固设胶体440覆盖顶面416的相对两端并与顶面416接触以及固设胶体440 与封装体420的结合，可增加封装体420对芯片承载座414的一夹持效果，进而增加芯片承 载座414固设于封装体420的容置槽422内的强度。因此可改善芯片承载座414于热胀冷缩的环境下翘曲变形而与封装体420分离的现象。是以这样的芯片承载座414可以提供芯 片430良好的承载效果，避免因芯片承载座414的翘曲变形而使得连接于芯片430上的导 线432被此翘曲变形所产生的一变形量所拉伸或是挤压，造成导线432被扯断或是拱曲，使 得半导体封装件40损坏。请参照图5A及图5B，图5A为根据本实用新型一实施例的半导体封装件50的结构 平面示意图，图5B为沿图5A的半导体封装件50的剖面线5B-5B所绘示的剖面示意图。半导体封装件50包含一导线架500以及一芯片530。其中导线架500包含一架 体510、一封装体520以及一固设胶体540。架体510具有一芯片承载座514，用以承载芯 片530，芯片530即设置于芯片承载座514上。芯片承载座514具有相对的一顶面516以及 一底面518，且芯片承载座514还具有一侧面515。侧面515环绕顶面516及底面518的外 缘，且侧面515是与顶面516以及底面518连接。另外架体510还具有多个接脚512，而封装体520则例如是以模具成型的方式固 设于架体510，且封装体520材质可以是一环氧树酯。另外，这些接脚512位于封装体520 相对两侧。需注意的是，上述接脚512位于封装体520的相对位置非用以限定本实用新型。 举例而言，在依据本实用新型的其它实施例中，接脚512也可以位于封装体520的四侧。封 装体520并具有一容置槽522，芯片承载座514即位于容置槽522内。封装体520并与芯片 承载座514的底面518以及侧面515接触。底面518以及侧面515并被封装体520贴覆， 使得封装体520环绕芯片承载座514并由容置槽522内暴露出顶面516。而顶面516为一 矩形，固设胶体540贴覆至矩形四个边角的外缘。固设胶体540覆盖顶面516并与顶面516 接触，并且与环绕顶面516的封装体520结合。并且固设胶体540能够以模具成型的方式 固设于封装体520以及架体510上，且固设胶体540的材质可以与封装体520相同。另外半导体封装件50还包含多个导线532，这些导线532可利用焊线式(wire bond)的方式使导线532的一端与芯片530电性连接，另一端与芯片承载座514周围的接脚 512电性连接，以使芯片530与接脚512间有电性连结的关系。借由固设胶体540覆盖顶面516的四角并与顶面516接触以及固设胶体540与封 装体520的结合，可增加封装体520对芯片承载座514的一夹持效果，进而增加芯片承载座 514固设于封装体520的容置槽522内的强度。因此可改善芯片承载座514于热胀冷缩的 环境下翘曲变形而与封装体520分离的现象。是以这样的芯片承载座514可以提供芯片 530良好的承载效果，避免因芯片承载座514的翘曲变形而使得连接于芯片530上的导线 532被此翘曲变形所产生的一变形量所拉伸或是挤压，造成导线532被扯断或是拱曲，使得 半导体封装件50损坏。根据上述所揭露的实施例，由于本实用新型具有固设胶体的设置，可增加封装体 与芯片承载座间的结合面积或是夹持区域，进而增加芯片承载座固设于封装体上的强度。 因此这种固设胶体的设计可改善芯片承载座因热胀冷缩的翘曲变形而与封装体分离的现 象。所以这样的芯片承载座可以提供芯片良好的承载效果，避免因芯片承载座的翘曲变形 而使得连接于芯片上的导线被此翘曲变形所产生的一变形量所拉伸或是压缩，造成导线被 扯断或是拱曲，使得半导体封装件损坏。当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的 情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些
9相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。
权利要求一种导线架，其特征在于，包含一架体，具有一芯片承载座，该芯片承载座具有相对的一顶面以及一底面，该芯片承载座还具有一侧面，该侧面环绕该顶面及该底面的外缘，且该侧面与该顶面以及该底面连接，且该芯片承载座具有一通孔，该通孔由该顶面贯穿该芯片承载座至该底面；一封装体，固设于该架体，该封装体并与该芯片承载座的该底面以及该侧面接触，该底面以及该侧面并被该封装体贴覆，使得该封装体环绕该芯片承载座并暴露出该顶面；以及一固设胶体，填充满该通孔内，该固设胶体并与贴覆及接触该底面的该封装体结合。
2.根据权利要求1所述的导线架，其特征在于，填满该通孔内的该固设胶体还凸出该 芯片承载座的该顶面，且该固设胶体还覆盖该顶面并与该顶面接触。
3.一种半导体封装件，其特征在于，包含如权利要求1所述的导线架，其中该架体还具有多个接脚位于该封装体相对两侧； 一芯片，位于该芯片承载座上；以及 多个导线，将该芯片电性连接于该些接脚。
4.一种半导体封装件，其特征在于，包含如权利要求2所述的导线架，其中该架体还具有多个接脚位于该封装体相对两侧； 一芯片，位于该芯片承载座上；以及 多个导线，将该芯片电性连接于该些接脚。
5.一种导线架，其特征在于，包含一架体，具有一芯片承载座，该芯片承载座具有相对的一顶面以及一底面，该芯片承 载座还具有一侧面，该侧面环绕该顶面及该底面的外缘，且该侧面与该顶面以及该底面连 接；一封装体，固设于该架体，该封装体并与该芯片承载座的该底面以及该侧面接触，该底 面以及该侧面并被该封装体贴覆，使得该芯片承载座被该封装体环绕并透露出该顶面；以 及一固设胶体，贴覆至该芯片承载座的该顶面的外缘，该固设胶体覆盖该顶面并与该顶 面接触，并且与环绕该顶面的该封装体结合。
6.根据权利要求5所述的导线架，其特征在于，该固设胶体贴覆至该顶面相对两端的 外缘。
7.根据权利要求5所述的导线架，其特征在于，该顶面为一多边形，该固设胶体贴覆至 该多边形的边角。
8. 一种半导体封装件，其特征在于，包含如权利要求5所述的导线架，其中该架体还具有多个接脚位于该封装体相对两侧； 一芯片，位于该芯片承载座上；以及 多个导线，将该芯片电性连接于该些接脚。
9. 一种半导体封装件，其特征在于，包含如权利要求6所述的导线架，其中该架体还具有多个接脚位于该封装体相对两侧； 一芯片，位于该芯片承载座上；以及 多个导线，将该芯片电性连接于该些接脚。
10.一种半导体封装件，其特征在于，包含如权利要求7所述的导线架，其中该架体还具有多个接脚位于该封装体相对两侧； 一芯片，位于该芯片承载座上；以及 多个导线，将该芯片电性连接于该些接脚。
专利摘要一种导线架及运用此导线架的半导体封装件，导线架包含一架体、一封装体以及一固设胶体。其中架体具有一芯片承载座，芯片承载座具有相对的一顶面以及一底面，芯片承载座还具有一侧面。芯片承载座并具有一通孔由顶面贯穿芯片承载座至底面。而封装体固设于架体，封装体并与芯片承载座的底面以及侧面接触，使得封装体环绕芯片承载座并暴露出芯片承载座的顶面。另外固设胶体填充满通孔内，固设胶体并与贴覆及接触底面的封装体结合。由于导线架具有固设胶体，因此可加强芯片承载座与封装体间的结合强度，避免芯片承载座的翘曲变形。
文档编号H01L23/495GK201766074SQ20102022748
公开日2011年3月16日 申请日期2010年6月11日 优先权日2010年6月11日
发明者李盈钟 申请人:利汎科技股份有限公司