半导体元件用基板的制造方法及半导体器件的制作方法

专利名称：半导体元件用基板的制造方法及半导体器件的制作方法
技术领域：
本发明涉及用于安装半导体元件的半导体元件用基板。尤其涉及引线框状基板的制造方法和使用该基板的半导体器件。本申请基于2009年3月17日在日本提出申请的特愿2009-064231号主张优先权，在这里引用其内容。
背景技术：
在晶片加工中制造的各种存储器、CM0S、CPU等半导体元件具有电连接用端子。该电连接用端子的间距和安装半导体元件的印刷基板侧的连接部的间距，其比例相差数倍到数百倍程度。所以想要连接半导体元件和印刷基板时，使用用于转换间距的被称为“中介层 (interposer)，，的中介用基板(半导体元件安装用基板)。在该中介层的一面安装半导体元件，在另一面或基板的周边与印刷基板相连接。 中介层在内部或者表面上具有金属引线框，利用引线框来引入电连接路径，以扩大连接印刷基板的外部接线端子的间距。图2A至图2C是示意性地表示利用了现有技术的中介层的一个例子即QFN(Quad Flat Non-lead，无铅的四边扁平封装)式引线框的中介层构造的图。如图2A所示，引线框的材质主要为铝或者铜中任一种，在引线框的中央部设置用于安装半导体部件16的引线框的平坦部分15。在引线框的外周部配置宽间距的导线17。 导线17和半导体元件16的电连接用端子之间的连接是利用引线接合法来进行的，在引线接合法中使用金丝等金属线18。如图2B所示，最终用成型用树脂19将整体浇铸成一体。其中，在图2A和图2B中示出的保持部件21是用于保持引线框21的部件，在用成型用树脂19浇铸完成后将其如图2C所示地除去。但是在图2A至图2C所示的中介层中，由于只能在半导体元件16的外周部和引线框的外周部进行电连接，因此在端子数量多的半导体元件中出现了不适用的问题。在半导体元件的端子数量少的情况下，通过在中介层外周部的提取电极20上安装金属销的方法来连接印刷基板和中介层。并且，在半导体元件的端子数量多的情况下，已知的方法是BGA(Ball Grid Array，球栅阵列封装)，即将焊锡球以阵列状配置在中介层外周部的外部接线端子上来连接印刷基板和中介层。在面积小、端子数量多的半导体元件中，只有一层配线层的中介层中很难进行间距的转换。因此经常采用层叠配线层使其多层化的方法。面积小、端子数量多的半导体元件的接线端子多以在半导体元件的底面配置成阵列状的方式形成。因此，经常采用倒装片式接合方式，在该倒装片式接合方式中，将中介层侧的外部接线端子与半导体元件的接线端子配置成相同的阵列状，并在中介层和印刷基板之间的接合中使用微小的焊锡球。中介层内的配线为利用钻头或激光等从上部沿垂直方向进行穿孔，在该孔内进行金属电镀以在上下层之间进行电导通。在基于该方式的中介层中，外部接线端子的间距能够微细化到大概150 200 μ m左右，因此能够增加接线端子的数量。
但是会降低接合的可靠性、稳定性，因此不适用于要求高可靠性的车载用半导体元件中。这样的中介层根据所使用的材料、构造的不同可以分为保持引线框部分的构造为陶瓷的中介层、基材为P-BGA (Plastic Ball Grid Array，塑料球栅阵列封装)、CSP (Chip Size lockage，芯片尺寸封装)或者LGA (Land Grid Array，网格栅阵列封装)等有机物的中介层等多个类型，根据实际的用途、要求情况使用适当的类型。不管是上述的哪种中介层，与半导体元件的小型化、多销化或高速化相对应地，中介层侧也需要向半导体元件间连接部分的间距的微细化即细间距化、高速信号的适应化方向发展。如果考虑到微细化的进展，最近的中介层的端子部分的间距大概要求在80 100 μ m0而且，作为具有导通部兼支撑部件功能的引线框的代表例，可以通过对薄金属板进行蚀刻加工来形成。而且，出于稳定的蚀刻处理和之后的加工工序中适当处理的需要，金属板的厚度优选为大概120 μ m左右。并且为了在引线接合时得到足够高的接合强度，需要某种程度的金属层的厚度和焊接面积。如果考虑上述的条件，作为引线框用金属板的厚度最低应该在约100 120 μ m左
右ο并且，在这种情况下，如果从金属板的两侧进行蚀刻加工，则导线的间距为120 μ m 左右、导线宽度为60 μ m左右的微细化就会成为极限。而且作为另一个问题，如图2C所示，在中介层的制造工艺中需要废弃保持部件， 从材料费、加工费的观点来看这是一种浪费，其结果是关系到了成本的增加。关于这一点利用图2A至图2C进一步说明。引线框粘贴在由聚酰亚胺胶带构成的保持部件21上，利用固定用树脂或固定用胶带22将半导体元件16固定在引线框的平坦部分15上然后进行引线接合，利用压成型法将多个芯片即半导体元件16用成型用树脂19 进行整体成型。其后实施包装加工，裁断中介层使其成为一个个的单体。引线框的内表面成为印刷基板之间的连接面的情况下，在浇铸时不可避免地发生成型用树脂19在引线框内表面的接线端子表面上转绕的情况，而不会附着在接线端子上。 因此，在中介层的制造工艺中有必要设置保持部件21。但是最终是不需要保持部件21的，所以在进行浇铸加工之后需要取下保持部件 21，这会导致成本的增加。作为解决这些问题，提供能够形成超细间距的配线即间距极小的配线，还能够进行稳定的引线接合加工且在经济性上也具有优势的半导体元件用基板的方法，在专利文献 1中记载了例如具有将预成型用树脂作为配线支撑体的这种构造的引线框状的半导体元件用基板。以下对专利文献1所记载的引线框状的半导体元件用基板的制造方法进行说明。例如在铜制金属板的第一面和第二面上分别形成连接用接线柱形成用抗蚀图案和布线图案形成用抗蚀图案，从第一面开始对金属板进行蚀刻直到达到希望的厚度为止， 然后在第一面上涂敷预成型用树脂来形成预成型层，然后从第二面开始进行蚀刻来形成配线，最后剥离两个面上的保护层。通过这种方式制造的引线框状的半导体元件用基板，由于预成型用树脂能成为支撑体，因此即使将金属的厚度加工到能够进行精密蚀刻的水平，也能够进行稳定的蚀刻。并且由于超声波能量的扩散小，因此引线接合性也优秀。而且由于不使用聚酰亚胺胶带等保持部件，因此能够削减用于该部件的成本。现有技术文献专利文献专利文献1 日本特开平10-223828号公报

发明内容
发明要解决的课题但是，专利文献1的技术也存在问题。即，在专利文献1的技术中将液状预成型用树脂利用压铸法涂敷于蚀刻到金属板厚度方向的中途为止的面上，但是这在技术上难以实现。即，进行涂敷的膜的厚度必须要达到能够给引线框带来足够强的刚性的程度，且接线柱的底面必须要完全露出。作为控制该厚度来进行涂敷的具体对策，想出了以下方法例如利用注射器等从涂覆面底下的一个点滴加树脂后等待其润湿整个涂覆面。但是由于预成型用树脂具有某种程度的粘性，因此预成型用树脂润湿整个涂覆面所需的时间过长，这会导致生产率方面的问题。并且，预成型用树脂由于其表面张力的作用会成为球状，从而会出现停留在小范围内的情况，在这种情况下担心发生注入的少量预成型用树脂出现其高度变高的不良问题、涂敷的高度大于连接用接线柱高度而导致的不良问题。并且还想出了利用分注器等装置在涂覆面的底下设置多个注入部位的对策，但还是由于预成型用树脂的高粘性，预成型用树脂从某个注入部位移动到其他注入部位的期间该预成型用树脂会拉成线状，很容易出现该线附着在接线柱的底面的不良问题、由于预成型用树脂的移动在涂覆面上包含气泡的不良问题。鉴于上述现有技术所具有的问题，本发明提供一种在带利用液状树脂的预成型方法的制造引线框状半导体元件用基板的过程中能够容易地对预成型用树脂的厚度进行设置的半导体元件用基板的制造方法、半导体器件。用于解决课题的手段本发明的第一方式是一种半导体元件用基板的制造方法，包括掩膜工序、成型工序、布线图案形成工序，上述半导体元件用基板的制造方法的特征在于，上述掩膜工序包括如下处理在金属板的第一面设置第一感光性树脂层，在上述金属板的与上述第一面不同的第二面设置第二感光性树脂层，根据第一图案选择性地对上述第一感光性树脂层进行曝光，并对上述第一感光性树脂层进行显影，由此在上述金属板的上述第一面上形成用于形成连接用接线柱的第一蚀刻用掩膜，该第一蚀刻用掩膜由进行过上述显影的上述第一感光性树脂层构成，根据第二图案选择性地对上述第二感光性树脂层进行曝光，并对上述第二感光性树脂层进行显影，由此在上述金属板的上述第二面上形成用于形成布线图案的第二蚀刻用掩膜，该第二蚀刻用掩膜由进行过上述显影的上述第二感光性树脂层构成；上述成型工序包括如下处理在上述掩膜工序之后，从上述第一面侧对上述金属板的上述第一面进行蚀刻直到上述金属板的中途为止，以形成上述连接用接线柱，将预成型用液状树脂涂敷在进行过上述蚀刻的上述金属板的上述第一面上，使所涂敷的上述预成型用液状树脂固化，以形成预成型树脂层；上述布线图案形成工序包括如下处理从上述第二面侧对上述金属板的上述第二面进行蚀刻，以形成布线图案。本发明的第二方式是根据本发明第一方式所述的半导体元件用基板的制造方法， 其特征在于，在真空室内涂敷上述预成型用液状树脂。本发明的第三方式是根据本发明第一方式或本发明第二方式中任一项所述的半导体元件用基板的制造方法，其特征在于，所涂敷的上述预成型用液状树脂的厚度不高于上述连接用接线柱的高度。本发明的第四方式是根据本发明第一方式或本发明第二方式中任一项所述的半导体元件用基板的制造方法，其特征在于，在上述成型工序及上述布线图案形成工序结束之后，剥离上述第一蚀刻用掩膜及第二蚀刻用掩膜。本发明的第五方式是根据本发明第三方式所述的半导体元件用基板的制造方法， 其特征在于，在上述成型工序及上述布线图案形成工序结束之后，剥离上述第一蚀刻用掩膜及第二蚀刻用掩膜。本发明的第六方式是一种半导体元件用基板，其特征在于，包括金属板，其具有第一面及与上述第一面不同的第二面；连接用接线柱，其配置在上述金属板的上述第一面上；布线图案，其配置在上述金属板的上述第二面上；预成型树脂层，其向上述第一面上的不存在上述连接用接线柱的部分填充预成型树脂而成。本发明的第七方式是一种半导体基板，其特征在于，在本发明第六方式所述的半导体元件用基板上安装有半导体元件，通过引线接合方法使上述半导体元件用基板和上述半导体元件相电连接。本发明的第八方式是根据本发明第六方式所述的半导体元件用基板，其特征在于，上述预成型树脂层的高度不高于上述连接用接线柱的高度。本发明的第九方式是根据本发明第七方式所述的半导体基板，其特征在于，上述预成型树脂层的高度不高于上述连接用接线柱的高度。发明的效果根据本发明，在制造带有预成型片的引线框状基板时，能够不含气泡且简便地防止液状预成型树脂的高度超过连接用接线柱。预成型树脂的该高度表现出以下优点作为引线框状基板的支撑体具有足够强大刚性，且连接用接线柱容易露出。因此，具有足够强的机械强度的同时还能够得到可靠性高的电连接和高接合强度。


图IA是示意性地表示本发明的实施例涉及的引线框状的半导体元件用基板的制造工序的说明图。图IB是示意性地表示本发明的实施例涉及的引线框状的半导体元件用基板的制造工序的说明图。
图IC是示意性地表示本发明的实施例涉及的引线框状的半导体元件用基板的制造工序的说明图。图ID是是示意性地表示本发明的实施例涉及的引线框状的半导体元件用基板的制造工序的说明图。图IE是是示意性地表示本发明的实施例涉及的引线框状的半导体元件用基板的制造工序的说明图。图IF是是示意性地表示本发明的实施例涉及的引线框状的半导体元件用基板的制造工序的说明图。图IG是示意性地表示本发明的实施例涉及的引线框状的半导体元件用基板的制造工序的说明图。图IH是是示意性地表示本发明的实施例涉及的引线框状的半导体元件用基板的制造工序的说明图。图2A是示意性地表示了利用现有技术的中介层的一个例子即QFN(Quad Flat Non-lead)式引线框的中介层的构造的图。图2B是示意性地表示了利用现有技术的中介层的一个例子即QFN(Quad Flat Non-lead)式引线框的中介层的构造的图。图2C是示意性地表示了利用现有技术的中介层的一个例子即QFN(Quad Flat Non-lead)式引线框的中介层的构造的图。
具体实施例方式以下，作为基于本发明的引线框状基板的制造方法的一个实施例，例举LGA类型的半导体元件用基板，参照图IA至图IH进行说明。实施例制造的每个单位的LGA的尺寸为每边为10mm，在168针的俯视图中具有阵列状的外部连接部。将该LGA多次层叠在基板上，经过以下的制造工序之后进行切割、裁断，来得到一个个LGA类型的引线框状基板。首先如图IA所示，准备宽度为150mm、厚度为150 μ m的长带状的铜基板1。接着如图IB所示，利用辊式涂布机对铜基板1的双面涂布感光性保护层2 (东京应化公司(株) 制造、0FPR4000)，使得感光性保护层2的厚度变为5 μ m,然后在90°C下进行预先烘烤处理。然后，经由具有所希望的图案的图案曝光用光掩膜从双面进行图案曝光，其后用氢氧化钠溶液进行显影处理后再进行水洗及硬烤，图IC所示，得到第一抗蚀图案3及第
二抗蚀图案7。其中，在铜基板1的一面侧(与搭载有半导体元件10的面相反的一侧的面，以下在本实施例中记作第一面侧)上形成第一抗蚀图案3，该第一抗蚀图案3用于形成连接用接线柱5。在铜基板1的另一个面侧(搭载有半导体元件10的面，以下在本实施例中记作第二面侧)上形成第二抗蚀图案7，该第二抗蚀图案7用于形成布线图案。另外，如图IH所示，半导体元件10搭载于铜基板1的中央部的引线框上表面。关于本实施例的布线图案，在半导体元件10外周附近的引线框外周的上表面上形成有用于引线接合的焊盘4。利用金属线8连接半导体元件10的外周和焊盘4。在引线框的内表面上，例如以俯视图中阵列状的方式配置有连接用接线柱5，该连接用接线柱5将来自上部配线的电信号导入到内表面。并且，需要将焊盘4中的某几个电连接到连接用接线柱5上。为此，从基板的外周沿着中心方向例如以放射状形成(未图示)焊盘4中的某几个，使得分别与它们相连接的布线图案6和连接用接线柱5相连接。然后，利用背板覆盖并保护铜基板的第二面侧之后，利用氯化铁溶液从铜基板的第一面侧开始进行第一次蚀刻处理，如图ID所示，将第一面侧的、从第一抗蚀图案3露出的铜基板1部位的厚度变薄至30 μ m为止。氯化铁溶液的密度为1. 38、液温为50°C。在进行第一次蚀刻处理时，在形成有连接用接线柱5形成用第一抗蚀图案3的部位的铜基板1上没有进行过蚀刻处理。因此，能够在铜基板1的厚度方向上能够形成如下的连接用接线柱5 该连接用接线柱5以从在第一次蚀刻处理中形成的蚀刻面至铜基板1下侧面为止的高度延长，其还能够与印刷基板的外部连接。其中，在第一次蚀刻处理中，将蚀刻处理只进行到中途为止，使得铜基板1的厚度在达到规定厚度的阶段结束蚀刻处理，而不是把进行蚀刻处理部位的铜基板1通过蚀刻处理完全溶解除去。然后，如图IE所示，对于第一面，利用20%氢氧化钠水溶液剥离抗蚀图案3，剥离液的温度设为100°c。然后如图IF所示，利用接合法密封法在第一次蚀刻处理中形成的第一面的下表面上涂敷预成型用液状树脂。作为预成型用液状树脂使用液状的热固树脂(信越化学株式会社制造“SMC-376KF1”)。在涂敷的预成型用液状树脂的上面覆膜弹性模量为5 O.OlGPa、较低的脱模薄膜14，在真空室内进行冲压加工，形成预成型树脂层11。关于脱模薄膜14的厚度，要调整到能够填充预成型用液状树脂不被连接用接线柱的底面覆盖的高度,设为130 μ m。在进行上述冲压加工时使用真空加压式层压装置。在冲压部的温度为100°C、真空室内的真空度为0. 2t0rr、冲压时间为30秒钟的条件下进行预成型用液状树脂的冲压加工。如上所述，在预成型用液状树脂上覆盖弹性模量较低的脱模薄膜14后进行真空冲压加工，不仅能使基于使用液状树脂的接合方法的加工变得简便，通过调整预成型用液状树脂的涂敷量，还能够有效消除连接用接线柱5的上面覆盖树脂的不良现象，或者还能够有效地使连接用接线柱的高度比树脂面高，或者能够稳定地和印刷基板进行连接。并且，由于在真空室内进行冲压加工，因此能够有效地消除树脂内产生的空隙，还能够抑制树脂内空隙的产生。然后，在对液状树脂进行冲压加工之后，作为硬烤在180°C下进行了 60分钟的加热。在预成型树的硬烤之后取下脱模薄膜，在除去第二面的背板后进行第二面的蚀刻。作为蚀刻液使用氯化铁溶液，液体密度设为1. 32、液温设为50°C。蚀刻的目的在于在第二面上形成布线图案6，溶解除去从第二面上的第二抗蚀图案7露出的铜。接着，如图IG所示， 对第二面的第二抗蚀图案7及脱模薄膜14进行剥离，得到所希望的引线框状LGA基板。接下来，对露出的第一面的金属面实施基于无电解镀镍/钯/金形成法的表面处理，来形成镀层12。在这里，在向引线框形成镀层12时还能使用电解镀法。但是若利用电解镀法，需要形成用于供给电镀电流的电极，因此会导致相应电镀电极形成量而配线区域变窄的问题，所以担心会出现配线的引入变得困难的缺点。若从该观点出发，优选选择不需要供给用电极的、无电解镀镍/钯/金形成法。在该实施例中按照金属面的酸性脱脂、软底蚀刻、酸洗、钼催化剂活性处理、预浸、 无电解镀钼、无电解镀金的顺序来形成镀层12。镀层厚度为镍3 μ m、钯0. 2 μ m、金0. 03 μ m。所使用的电镀液为镍安普雷特(MELPLATE) NI (美录德(Meltex)公司制造)、钯普罗邦(PAUR0B0ND) EP (罗门哈斯 (Rohm&Hass)公司制造)、金普罗邦(PAUR0B0ND) IG(罗门哈斯(Rohm&Hass)公司制造)。然后，利用固定用黏合剂或固定用胶带I3将半导体元件10粘合并搭载于引线框上。然后，利用金属线8对半导体元件10的电连接端子和布线图案的引线接合用焊盘4进行引线接合。然后进行浇铸，以覆盖引线框和半导体元件10。然后对层叠的半导体基板进行裁断，来得到一个个半导体基板。本实施例的半导体元件用基板的制造方法及半导体器件中，在制造半导体元件用基板的过程中容易地将预成型树脂设定为适当的厚度，该半导体元件用基板是带有使用了液状树脂的预成型片的引线框状的半导体元件用基板。以上举例说明了本发明的适当的实施例，但这仅仅是发明的一个例子，不局限于此，在不超过本发明范围的情况下可以增加、删除、置换以及其他变更。即本发明不局限于上述的实施例，而是局限于权利要求的范围内。产业上的可利用性根据本发明，在制造带有预成型片的引线框状基板时，能够不含气泡地且简便地使液状预成型树脂的高度不超过连接用接线柱。预成型树脂的该高度具有如下优点作为引线框型基板的支撑体具有足够强的刚性，且容易露出连接用接线柱。所以具有足够强的机械强度，且在电连接方面也能够得到高可靠性和高接合强度。附图标记的说明
1铜基板
2感光性保护层
3第一抗蚀图案
4引线接合用焊盘
5连接用接线柱
6布线图案
7第二抗蚀图案
8金属线
10半导体元件
11预成型树脂层
12镀层
13固定用黏合剂或者固定用胶带
14脱模薄膜
15引线框的平坦部分
16半导体元件
17导线
18金属线
18成型用树脂
20提取电极
21保持部件
22固定用树脂或者固定用胶带
权利要求
1.一种半导体元件用基板的制造方法，包括掩膜工序、成型工序、布线图案形成工序， 上述半导体元件用基板的制造方法的特征在于，上述掩膜工序包括如下处理 在金属板的第一面设置第一感光性树脂层，在上述金属板的与上述第一面不同的第二面设置第二感光性树脂层， 根据第一图案选择性地对上述第一感光性树脂层进行曝光，并对上述第一感光性树脂层进行显影，由此在上述金属板的上述第一面上形成用于形成连接用接线柱的第一蚀刻用掩膜，该第一蚀刻用掩膜由进行过上述显影的上述第一感光性树脂层构成，根据第二图案选择性地对上述第二感光性树脂层进行曝光，并对上述第二感光性树脂层进行显影，由此在上述金属板的上述第二面上形成用于形成布线图案的第二蚀刻用掩膜，该第二蚀刻用掩膜由进行过上述显影的上述第二感光性树脂层构成； 上述成型工序包括如下处理在上述掩膜工序之后，从上述第一面侧对上述金属板的上述第一面进行蚀刻直到上述金属板的中途为止，以形成上述连接用接线柱，将预成型用液状树脂涂敷在进行过上述蚀刻的上述金属板的上述第一面上， 使所涂敷的上述预成型用液状树脂固化，以形成预成型树脂层； 上述布线图案形成工序包括如下处理从上述第二面侧对上述金属板的上述第二面进行蚀刻，以形成布线图案。
2.根据权利要求1所述的半导体元件用基板的制造方法，其特征在于，在真空室内涂敷上述预成型用液状树脂。
3.根据权利要求1或2中任一项所述的半导体元件用基板的制造方法，其特征在于，所涂敷的上述预成型用液状树脂的厚度不高于上述连接用接线柱的高度。
4.根据权利要求1或2中任一项所述的半导体元件用基板的制造方法，其特征在于，在上述成型工序及上述布线图案形成工序结束之后，剥离上述第一蚀刻用掩膜及第二蚀刻用掩膜。
5.根据权利要求3所述的半导体元件用基板的制造方法，其特征在于，在上述成型工序及上述布线图案形成工序结束之后，剥离上述第一蚀刻用掩膜及第二蚀刻用掩膜。
6.一种半导体元件用基板，其特征在于，包括金属板，其具有第一面及与上述第一面不同的第二面； 连接用接线柱，其配置在上述金属板的上述第一面上； 布线图案，其配置在上述金属板的上述第二面上；预成型树脂层，其向上述第一面上的不存在上述连接用接线柱的部分填充预成型树脂而成。
7.一种半导体基板，其特征在于，在权利要求6所述的半导体元件用基板上安装有半导体元件，通过引线接合方法使上述半导体元件用基板和上述半导体元件相电连接。
8.根据权利要求6所述的半导体元件用基板，其特征在于，上述预成型树脂层的高度不高于上述连接用接线柱的高度。
9.根据权利要求7所述的半导体基板，其特征在于，上述预成型树脂层的高度不高于上述连接用接线柱的高度。
全文摘要
一种半导体元件用基板的制造方法，包括如下处理在金属板的第一面设置第一感光性树脂层；在金属板的第二面设置第二感光性树脂层；在上述金属板的上述第一面上形成用于形成连接用接线柱的第一蚀刻用掩膜；在上述金属板的上述第二面上形成用于形成布线图案的第二蚀刻用掩膜；从上述第一面侧对上述金属板的上述第一面进行蚀刻直到上述金属板的中途为止，以形成上述连接用接线柱；将预成型用液状树脂涂敷在进行过上述蚀刻的上述金属板的上述第一面上；使所涂敷的上述预成型用液状树脂固化，以形成预成型树脂层；从上述第二面侧对上述金属板的上述第二面进行蚀刻，以形成布线图案。
文档编号H01L23/50GK102356462SQ201080012230
公开日2012年2月15日 申请日期2010年3月15日 优先权日2009年3月17日
发明者塚本健人, 境泰宏, 户田顺子, 马庭进 申请人:凸版印刷株式会社